首先建立機(jī)載平臺(tái)下MIMO雷達(dá)信號(hào)模型,通過(guò)對(duì)系統(tǒng)參數(shù)設(shè)置,可使MIMO雷達(dá)工作在3種不同模式中。接著分析了MIMO雷達(dá)GMTI性能,并推導(dǎo)出了在MIMO雷達(dá)空時(shí)信號(hào)模型下,利用空時(shí)聯(lián)合域信息時(shí)DOA估計(jì)的CRB。
標(biāo)簽： MIMO GMTI 雷達(dá) 性能分析
上傳時(shí)間： 2013-10-19
上傳用戶(hù)：松毓336
以船舶自動(dòng)識(shí)別系統(tǒng)(AIS)為應(yīng)用背景，介紹了SOTMDA的特點(diǎn)和應(yīng)用方式，詳細(xì)給出了自組織網(wǎng)絡(luò)中的時(shí)隙選擇策略、自組織接入技術(shù)和網(wǎng)絡(luò)登陸方式，并在此基礎(chǔ)上分析了其網(wǎng)絡(luò)性能和時(shí)隙沖突。
標(biāo)簽： SOTDMA 技術(shù)應(yīng)用 性能分析
上傳時(shí)間： 2014-05-24
上傳用戶(hù)：123312
為了滿足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣秩測(cè)試。與現(xiàn)在常用的隨機(jī)數(shù)性能測(cè)試軟件相比，該設(shè)計(jì)方案，能靈活嵌入到需要使用隨機(jī)數(shù)的系統(tǒng)中，實(shí)現(xiàn)對(duì)隨機(jī)性能的實(shí)時(shí)檢測(cè)。實(shí)際應(yīng)用表明，該設(shè)計(jì)具有使用靈活、測(cè)試準(zhǔn)確、實(shí)時(shí)輸出結(jié)果的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA 隨機(jī)數(shù) 性能檢測(cè)
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：瓦力瓦力hong
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機(jī)。由于無(wú)線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠(yuǎn)單元（RRU/RRH）多種制式平臺(tái)化的要求，目前收發(fā)信機(jī)單板支持的發(fā)射信號(hào)頻譜越來(lái)越寬，而中頻頻率一般沒(méi)有相應(yīng)提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號(hào)的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號(hào)（Fs-2*IF）離主信號(hào)也越來(lái)越近，因此這些非線性雜散越來(lái)越難被外部模擬濾波器濾除。這些子進(jìn)行pcb設(shè)計(jì)布局，能取得較好的信號(hào)完整性效果，可以在pcb打樣后，更放心。這些雜散信號(hào)會(huì)降低發(fā)射機(jī)的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來(lái)越重要。
上傳時(shí)間： 2013-12-28
上傳用戶(hù)：tsfh
電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點(diǎn)DSP分析報(bào)告。 Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過(guò)規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來(lái)自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級(jí)模塊庫(kù)，支持FPGA設(shè)計(jì)人員比傳統(tǒng)HDL設(shè)計(jì)更迅速的實(shí)現(xiàn)并驗(yàn)證復(fù)數(shù)浮點(diǎn)算法。這一設(shè)計(jì)流程非常適合設(shè)計(jì)人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達(dá)、無(wú)線基站、工業(yè)自動(dòng)化、儀表和醫(yī)療圖像等。
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：sunshie
常用PCB基材性能分析
上傳時(shí)間： 2013-11-08
上傳用戶(hù)：epson850
Virtex™-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL™) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件，Virtex-5 器件達(dá)到了比以往更高的系統(tǒng)性能水平。
上傳時(shí)間： 2013-10-19
上傳用戶(hù)：giraffe
撓性印制板很容易在大應(yīng)力的作用下造成開(kāi)裂或斷裂，在設(shè)計(jì)時(shí)常在拐角處采用抗撕裂結(jié)構(gòu)設(shè)計(jì)以更好地改善FPC的抗撕裂的性能。
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：kelimu
討論、研究高性能覆銅板對(duì)它所用的環(huán)氧樹(shù)脂的性能要求，應(yīng)是立足整個(gè)產(chǎn)業(yè)鏈的角度去觀察、分析。特別應(yīng)從HDI多層板發(fā)展對(duì)高性能CCL有哪些主要性能需求上著手研究。HDI多層板有哪些發(fā)展特點(diǎn)，它的發(fā)展趨勢(shì)如何——這都是我們所要研究的高性能CCL發(fā)展趨勢(shì)和重點(diǎn)的基本依據(jù)。而HDI多層板的技術(shù)發(fā)展，又是由它的應(yīng)用市場(chǎng)——終端電子產(chǎn)品的發(fā)展所驅(qū)動(dòng)（見(jiàn)圖1）。 圖1 在HDI多層板產(chǎn)業(yè)鏈中各類(lèi)產(chǎn)品對(duì)下游產(chǎn)品的性能需求關(guān)系圖 1．HDI多層板發(fā)展特點(diǎn)對(duì)高性能覆銅板技術(shù)進(jìn)步的影響1.1 HDI多層板的問(wèn)世，對(duì)傳統(tǒng)PCB技術(shù)及其基板材料技術(shù)是一個(gè)嚴(yán)峻挑戰(zhàn)20世紀(jì)90年代初，出現(xiàn)新一代高密度互連（High Density Interconnection，簡(jiǎn)稱(chēng)為 HDI）印制電路板——積層法多層板（Build—Up Multiplayer printed board，簡(jiǎn)稱(chēng)為 BUM）的最早開(kāi)發(fā)成果。它的問(wèn)世是全世界幾十年的印制電路板技術(shù)發(fā)展歷程中的重大事件。積層法多層板即HDI多層板，至今仍是發(fā)展HDI的PCB的最好、最普遍的產(chǎn)品形式。在HDI多層板之上，將最新PCB尖端技術(shù)體現(xiàn)得淋漓盡致。HDI多層板產(chǎn)品結(jié)構(gòu)具有三大突出的特征：“微孔、細(xì)線、薄層化”。其中“微孔”是它的結(jié)構(gòu)特點(diǎn)中核心與靈魂。因此，現(xiàn)又將這類(lèi)HDI多層板稱(chēng)作為“微孔板”。HDI多層板已經(jīng)歷了十幾年的發(fā)展歷程，但它在技術(shù)上仍充滿著朝氣蓬勃的活力，在市場(chǎng)上仍有著前程廣闊的空間。
標(biāo)簽： 性能 發(fā)展趨勢(shì) 覆銅板 環(huán)氧樹(shù)脂
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：zczc
PLC的主要技術(shù)性能包括編程語(yǔ)言
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：tb_6877751
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
