介紹了光雙二進(jìn)制歸零碼DRZ和改進(jìn)的雙二進(jìn)制歸零碼MD-RZ 的產(chǎn)生原理和特點(diǎn)，通過光通信仿真軟件產(chǎn)生了這兩種信號(hào)，并給出了光譜圖。重點(diǎn)設(shè)計(jì)了一個(gè)40Gb/ s 的單信道光纖傳輸系統(tǒng)，對(duì)兩種碼型進(jìn)行了模擬，通過對(duì)Q值的結(jié)果來分析其非線性容限和傳輸距離，并與CSRZ 碼的傳輸性能進(jìn)行對(duì)比。
上傳時(shí)間： 2013-11-04
上傳用戶：亞亞娟娟123
介紹了DPSK碼型的產(chǎn)生原理，通過仿真軟件模擬級(jí)聯(lián)調(diào)制器產(chǎn)生各種DPSK光調(diào)制碼型，給出了頻譜，并基于仿真軟件建立了DPSK光纖傳輸模型，重點(diǎn)考慮了光放大器的自發(fā)輻射(ASE) 噪聲對(duì)DPSK系統(tǒng)的性能影響。實(shí)際仿真結(jié)果表明了ASE噪聲是限制級(jí)聯(lián)DPSK傳輸系統(tǒng)傳輸距離的最主要因素。
上傳時(shí)間： 2014-12-30
上傳用戶：chongchongsunnan
分別研究了金屬器件:揚(yáng)聲器、電池與該平面雙頻單極天線的相對(duì)位置關(guān)系,以及對(duì)天線性能的影響。并利用HFSS軟件優(yōu)化功能,尋找出揚(yáng)聲器和電池板對(duì)平面單極天線性能影響最小的位置組合關(guān)系。
上傳時(shí)間： 2014-12-30
上傳用戶：hahayou
通過減少系統(tǒng)使用的子載波數(shù),揭示了OFDM系統(tǒng)的擴(kuò)頻特性。使用擴(kuò)頻系統(tǒng)的理論分析方法,分析了OFDM系統(tǒng)的擴(kuò)頻性能。OFDM系統(tǒng)具有與傳統(tǒng)擴(kuò)頻系統(tǒng)類似的擴(kuò)頻性能,因此可以采用OFDM系統(tǒng)構(gòu)建擴(kuò)頻系統(tǒng)。
上傳時(shí)間： 2014-04-24
上傳用戶：youth25
首先建立機(jī)載平臺(tái)下MIMO雷達(dá)信號(hào)模型,通過對(duì)系統(tǒng)參數(shù)設(shè)置,可使MIMO雷達(dá)工作在3種不同模式中。接著分析了MIMO雷達(dá)GMTI性能,并推導(dǎo)出了在MIMO雷達(dá)空時(shí)信號(hào)模型下,利用空時(shí)聯(lián)合域信息時(shí)DOA估計(jì)的CRB。
標(biāo)簽： MIMO GMTI 雷達(dá) 性能分析
上傳時(shí)間： 2013-10-19
上傳用戶：松毓336
以船舶自動(dòng)識(shí)別系統(tǒng)(AIS)為應(yīng)用背景，介紹了SOTMDA的特點(diǎn)和應(yīng)用方式，詳細(xì)給出了自組織網(wǎng)絡(luò)中的時(shí)隙選擇策略、自組織接入技術(shù)和網(wǎng)絡(luò)登陸方式，并在此基礎(chǔ)上分析了其網(wǎng)絡(luò)性能和時(shí)隙沖突。
標(biāo)簽： SOTDMA 技術(shù)應(yīng)用 性能分析
上傳時(shí)間： 2014-05-24
上傳用戶：123312
為了滿足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣秩測(cè)試。與現(xiàn)在常用的隨機(jī)數(shù)性能測(cè)試軟件相比，該設(shè)計(jì)方案，能靈活嵌入到需要使用隨機(jī)數(shù)的系統(tǒng)中，實(shí)現(xiàn)對(duì)隨機(jī)性能的實(shí)時(shí)檢測(cè)。實(shí)際應(yīng)用表明，該設(shè)計(jì)具有使用靈活、測(cè)試準(zhǔn)確、實(shí)時(shí)輸出結(jié)果的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA 隨機(jī)數(shù) 性能檢測(cè)
上傳時(shí)間： 2015-01-01
上傳用戶：瓦力瓦力hong
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機(jī)。由于無線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠(yuǎn)單元（RRU/RRH）多種制式平臺(tái)化的要求，目前收發(fā)信機(jī)單板支持的發(fā)射信號(hào)頻譜越來越寬，而中頻頻率一般沒有相應(yīng)提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號(hào)的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號(hào)（Fs-2*IF）離主信號(hào)也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進(jìn)行pcb設(shè)計(jì)布局，能取得較好的信號(hào)完整性效果，可以在pcb打樣后，更放心。這些雜散信號(hào)會(huì)降低發(fā)射機(jī)的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時(shí)間： 2013-12-28
上傳用戶：tsfh
電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點(diǎn)DSP分析報(bào)告。 Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級(jí)模塊庫，支持FPGA設(shè)計(jì)人員比傳統(tǒng)HDL設(shè)計(jì)更迅速的實(shí)現(xiàn)并驗(yàn)證復(fù)數(shù)浮點(diǎn)算法。這一設(shè)計(jì)流程非常適合設(shè)計(jì)人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達(dá)、無線基站、工業(yè)自動(dòng)化、儀表和醫(yī)療圖像等。
上傳時(shí)間： 2015-01-01
上傳用戶：sunshie
常用PCB基材性能分析
上傳時(shí)間： 2013-11-08
上傳用戶：epson850
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
