加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數據加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現速度、代碼大小和跨平臺性均難以繼續滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數據加密標準.高級加密標準算法是采用對稱密鑰密碼實現的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環境的適應性強,性能穩定,密鑰建立時間優良,密鑰靈活性強.存儲需求量低,即使在空間有限的環境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現原理,重點論述了基本體系結構、循環展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.
上傳時間： 2013-06-20
上傳用戶：fairy0212
數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
該文利用FPGA技術,設計了全概率寬帶數字接收機的實驗平臺,并在其上提出了數字接收機實現的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創新有以下幾個方面.提出了并行結構算法的工程實現,討論了解決前端采樣的高速數據流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結構特點,使濾波器能夠以高效的形式實現,也使得后端的混頻能夠工作在一個較低的速率上.經過多相濾波下變頻處理后的數據,在速率和數量上都有大幅減少,達到了現有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數據快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數據交換.利用FPGA的在線編程特性,可以方便靈活對各種實現方法加以驗證、比較.同時也給調試帶來了方便,可以每個模塊單獨調試而不用改變硬件結構,使調試效率大大提高.該平臺也可用來對其他數字處理算法進行實現性分析與實驗.參考軟件無線電設計的概念和國內外相關文獻,提出了多項濾波下變頻結構的FPGA實現.傳統的DDC通過數字混頻、濾波、抽取實現數字下變頻,在高速A/D和電子偵察環境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數字混頻序列劃分調諧信道,使用先抽取,后低通濾波,再混頻的數字下變頻結構,高效實現了變載頻帶通信號數字下變頻.結合多相濾波下變頻結構、算法對測頻精度及速度的要求,提出了短數據快速測頻算法的具體實現,使用流水線的設計方法,提高了系統的數據吞吐率,在盡可能短的時間內提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數據控制等.這些模塊也用FPGA來實現.
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
在圖像處理、航空航天、遙感測量、現代電子測試等很多領域，要求測試儀器設備能及時保存原始測試數據，用于事后數據分析和處理。同時前端探測器性能的提高，對于各種系統存儲容量、體積、造價、穩定性等都提出了更高的要求。因此研制性能可靠、體積小、低成本的數據存儲系統是十分必要的。 本文提出基于ARM嵌入式處理器+FPGA結構的高速信號采集與存儲系統解決方案。進行了信號采集與存儲系統設計。其特點是高性能、低成本、體積小。 文中利用了ARM處理器和FPGA可編程邏輯器件的特點，進行了基于本方案的硬件設計，：FPGA軟件設計。敘述了PCB設計以及調試過程中需注意的問題。 系統的硬件設計以ARM和FPGA為平臺，ARM處理器采用了Samsung公司的S3C2410，FPGA采用Altera公司的EP2C8。硬件設計圍繞著核心芯片，進行了電源設計和ARM和FPGA外圍電路設計。 ARM處理器實現了系統的控制；FPGA作為協處理器實現了FIFO，一些接口、時序控制等，協助ARM采集數據。在FPGA中實現硬件電路簡化了外圍電路，使得設計靈活，開發調試方便，也提高了系統的可靠性。 系統軟件操作系統采用的是Linux，基于嵌入式Linux操作系統的特點，分析了系統的實時性。接著進行了Linux平臺上基于Qt的用戶界面應用程序設計。 最后分析了系統測試結果，并指出存在的問題和改進方法。
上傳時間： 2013-07-10
上傳用戶：cylnpy
本文首先分析數字圖像壓縮技術的實際應用情況，相關的DVB技術標準和測試標準ETR290，進而提出了一個可適用于實際工作環境的語義分析模型框架；并在FPGA開發環境ISE中按照這個語義分析模型框架構造了一個具體的VHDL模型；同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真；然后設計相應的硬件測試平臺來驗證模塊功能。針對數字圖像技術實際應用環境的特點，本文提出了一種構建在嵌入式硬件平臺上的分析模塊，可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網絡可實現24小時/7天長時間工作。模塊化的設計，使其可以安裝于各種設備或實際應用環境中的各關鍵節點，通過網絡傳輸到統一的服務器；同時該模塊可設置成不同的硬件觸發模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監測、長時間監控等。通過與市場上專業測試設備性能進行比較，在測試精確性方面不占優勢，但在達到一定數量級的測試精度后，其廉價、簡易和無需維護的特點將呈現巨大的優勢。
上傳時間： 2013-04-24
上傳用戶：源弋弋
隨著通信技術和計算機技術的發展，多媒體的應用與服務越來越廣泛，視頻壓縮編碼技術也隨之成為非常重要的研究領域。運動估計是視頻壓縮編碼中的一項關鍵技術。由于視頻編碼系統的復雜性主要取決于運動估計算法，因此如何找到一種可靠、快速、性能優良的運動估計算法一直是視頻壓縮編碼的研究熱點。運動估計在視頻編碼器中承擔的運算量最大、控制最為復雜，由于對視頻編碼的實時性要求，因此運動估計模塊一般都采用硬件來設計。 本文的目的是在FPGA芯片上設計實現一種更優的易于硬件實現的塊匹配運動估計算法——二步搜索算法。全文首先討論了塊匹配運動估計理論及其主要技術指標，介紹了運動估計技術在MPEG-4中的應用，然后在對典型的運動估計算法進行分析比較的基礎上討論了一種性能和硬件實現難易度綜合指數較高的二步搜索算法。本文對已有的用于全搜索算法實現的VLSI結構進行了改進，設計了符合二步搜索算法要求的FPGA實現結構，并在對其理論分析之后，對實現該算法的運動估計模塊進行了功能模塊的劃分，并運用VerilogHDL硬件描述語言、ISE及Modelsim開發工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設計、實現與時序仿真。最后，對整個運動估計模塊進行了仿真測試，給出了其在FPGA上搭建實現后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結果可知本文設計的各功能模塊工作正常，并且能夠協同工作，整個運動估計模塊能夠正確的實現二步搜索運動估計算法，并輸出正確的運動估計結果；通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設計的二步搜索運動估計算法的FPGA實現結構具備先進性和實時可實現性。
上傳時間： 2013-05-27
上傳用戶：wpt
該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運動控制平臺的設計.文中在討論了永磁同步電機的控制策略的基礎上提出了針對表面式永磁同步伺服電機的i=0的矢量控制,介紹了通過光電碼盤確定永磁同步電機轉子磁極位置的方法,以及SVPWM的原理和特性及其數字實現方法.詳細闡述由TMS320LF2407A和MAX3128A構建的傳動控制系統平臺.以上述平臺為基礎,設計了一個基于矢量控制的三環永磁同步伺服系統,為解決典Ⅱ系統超調和抗擾性的矛盾,將IP調節器引入系統.通過試驗證明IP調節器在不影響系統抗擾性和穩態精度的前提下,大大降低了電流的超調.工程實踐證明了設計的正確性.為了滿足用戶對系統方便操作和監視的要求,實現參數在線修改以及故障綜合,并滿足一定可視性,提出并設計了基于RS232的串行通訊程序,包括兩部分:PC機的監控系統和數字操作器.文中詳細分析了設計數字操作器的硬件模塊及框圖和軟件流程,實際應用表明數字操作器方便了用戶對系統的操縱和監視,已在實際工程中得到應用.
上傳時間： 2013-04-24
上傳用戶：ainimao
小波變換是一種新興的理論，是數學發展史上的重要成果。它無論對數學還是對工程應用都產生了深遠的影響。最新的靜態圖像壓縮標準JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細地分析了小波變換的理論基礎，對多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個新的LS97小波。該小波系數簡單、易于硬件實現，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對CDF97小波和LS97小波的兼容性做仿真測試，結果表明這兩個小波具有幾乎相同的性能。在確定所用的小波后，本文設計了二維離散小波變換的硬件結構。設計過程中對標準二維小波變換做了優化，即將行變換和列變換的歸一化步驟合并計算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來優化設計。對于邊界數據的處理，本文采用了嵌入式對稱延拓技術，不需要額外的緩存，節約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統一起來，只要一個控制信號就可實現兩者之間的轉換。本文所提出的結構采用基于行的變換方式，只需要六行中間數據即可完成全部行數據的小波變換。采用流水線技術提高了整個設計的運行速度。最后也給出了二維離散小波反變換的實現結構。 在完成硬件結構設計的基礎上，使用Verilog硬件描述語言對整個設計進行了完全可綜合的RTL級描述，采用同步設計，提高了可靠性。在Xilinx公司的FPGA開發軟件ISE6.3i中對正反小波變換做了仿真和實現，結果表明，本設計能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實時性要求。
上傳時間： 2013-07-25
上傳用戶：sn2080395
嵌入式系統近年持續迅猛發展，已經成為后PC技術時代信息化的中堅力量。由于嵌入式系統具有體積小、性能強、功耗低、可靠性高及面向行業應用的突出特點，目前已經廣泛應用于網絡、消費電子、國防軍事及自動化控制等領域。 ARM(Advaneed RIS Cmachines)公司的32位RISC處理器，以其高速度、低功耗、低成本、功能強和特有的16/32位雙指令集等諸多優異性能，已成為移動通信、手持計算、多媒體數字消費等嵌入式解決方案中的首選處理器。在眾多的ARM處理器中，Samsung公司的S3C44B0X處理器以其低價格、低功耗及強大的網絡支持等優點在市場上占有重要份額。 uClinux是從Linux衍生出來的優秀嵌入式操作系統，專門針對沒有MMU的處理器設計，支持眾多嵌入式處理器類型。uClinux繼承了Linux的許多優秀性能，有良好的網絡支持，完善的驅動支持，高度的模塊化，開放的源碼。uClinux已成為許多嵌入式系統研究領域的首選操作系統之一。 本課題以嵌入式手持式電能質量分析儀前期實驗開發板為研究目標，根據嵌入式體系結構和嵌入式系統設計的原理，構建了基于Samsung公司S3C44B0X ARM7 TDMI處理器的硬件開發平臺，并根據該硬件平臺的結構特點移植了uClinux操作系統，同時針對uClinux實時性能不高和嵌入式平臺硬件資源有限的缺點，結合uClinux多進程和共享內存機制設計了數據采集程序，實現了對三路0～2.5V模擬信號的高性能采集，增強了系統數據處理的實時性，提高了工作效率，為后續開發奠定了基礎。 論文從嵌入式系統應用的角度出發，分析了嵌入式體系結構、uClinux運行機制和內核特點；闡述了Bootloader設計及操作系統移植的要點；介紹了接口驅動及上層應用程序的設計方法等問題。
上傳時間： 2013-07-23
上傳用戶：cjf0304
隨著嵌入式技術的發展，嵌入式系統被逐步應用到諸如工業控制，汽車電子設備，移動通信設備，PDA，GPS衛星定位系統和信息家電等社會各行各業之中，現在已經成為信息發展的主流技術之一，在國民經濟發展中起著舉足輕重的作用。 由于信息化的普及，家庭中的電腦、信息家電、通信終端越來越多，使用管理它們也變得越來越麻煩。如何更有效地發揮這些設備的作用，提高居家生活的智能化和方便性，如何更便利的互聯和協同工作，已成為現代人生活乃至辦公的重要問題。這些問題的出現導致了家庭網絡的出現，家體網絡技術已經成為各大IT企業研究開發的重點。 本論文分析了家庭網絡和信息家電的發展情況，以實用、簡便為原則設計了一個家庭網絡監控系統。此系統以ARM7的S3C44BOX開發板為硬件平臺，以uClinux作為嵌入式操作系統，實現對家庭網絡中的信息家電進行監控，使用戶能夠了解家庭中信息家電的工作狀況，對信息家電進行控制，來達到對信息家電有效管理、方便用戶使用家中的家電的目的。 論文中家庭網絡監控系統主要由web服務器、家庭網絡服務器和家庭網絡組成，實現家電控制、狀態查詢、信息家電狀態報告、注冊、注銷、統一開關機等功能。本設計的家庭網絡監控系統由于使用了RS485總線式網絡來組建家庭網絡，使得該系統組網方便，在價格上有一定優勢，而且硬件是基于ARM開發板平臺，體積較小，所設計的家庭網絡協議很好的滿足了家庭網絡監控需求，協議也很簡單，處理方便。由于此家庭網絡監控系統實現了家電注冊、注銷功能，使得該系統能夠及時檢測到家庭網絡中的家電的增減情況。總之，本家庭網絡監控系統體積小、簡單、經濟、多功能，方便家庭網絡中信息家電的增減，具有較高的實用價值，適合于普通百姓家庭之中使用。
上傳時間： 2013-07-31
上傳用戶：01010101
