-
本手冊(cè)重點(diǎn)介紹中檔系列器件，即 PIC16CXXX單片機(jī)系列。
本手冊(cè)介紹了PIC16CXXX 系列單片機(jī)的架構(gòu)和外設(shè)模塊的操作，但并不涉及每個(gè)器件的具體細(xì)
節(jié)。 因此，本手冊(cè)并不取代器件數(shù)據(jù)手冊(cè)， 而是對(duì)它作了補(bǔ)充。 也就是說，本手冊(cè)提供了PICmicro
系列單片機(jī)的架構(gòu)和外設(shè)模塊的一般特點(diǎn)和操作，而數(shù)據(jù)手冊(cè)則給出了具體細(xì)節(jié)，如存儲(chǔ)器映射
等。
本手冊(cè)給出了初始化例子。這些例子有時(shí)是針對(duì)特定器件，而有別于整個(gè)系列的一般屬性，盡管
對(duì)于大多數(shù)其他器件來說，它們都是可行的。對(duì)寄存器文件映射有所不同的器件，可能需要作一
些修改。
標(biāo)簽：
PIC
單片機(jī)
上傳時(shí)間：
2013-07-12
上傳用戶：541657925
-
FPGA能夠減少電子系統(tǒng)的開發(fā)風(fēng)險(xiǎn)和開發(fā)成本,縮短上市時(shí)間,降低維護(hù)升級(jí)成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計(jì)出FPGA IP核用于SoC芯片的設(shè)計(jì).該論文的工作圍繞FPGA IP核的設(shè)計(jì)進(jìn)行,在FPGA結(jié)構(gòu)設(shè)計(jì)優(yōu)化和FPGAIP接口方案設(shè)計(jì)兩方面進(jìn)行了研究.設(shè)計(jì)改進(jìn)了適用于數(shù)據(jù)通路的FPGA新結(jié)構(gòu)——FDP.設(shè)計(jì)改進(jìn)了可編程邏輯單元(LC);對(duì)可編程連線作為"2層2類"的層次結(jié)構(gòu)進(jìn)行組織,進(jìn)行了改進(jìn)并確定了各種連線的通道寬度;結(jié)合對(duì)迷宮布線算法的分析以及benchmark電路實(shí)驗(yàn)的方法,提出了用于分段式網(wǎng)格連線的開關(guān)盒和連接盒新結(jié)構(gòu),提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結(jié)合擴(kuò)展邊界掃描測試電路得到的編程功和自動(dòng)下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實(shí)現(xiàn)了一個(gè)10萬系統(tǒng)門規(guī)模的FDP結(jié)構(gòu),并和編程、測試接口一起進(jìn)行版圖設(shè)計(jì),試制了FDP100k芯片.FDP100k中包括了32×32個(gè)LC,128個(gè)可編程IO單元.在FDP100k的芯片測試中,對(duì)編程寄存器、各種可編程資源進(jìn)行測試,并完成電路實(shí)現(xiàn)、性能參數(shù)測試以及IP核接口的測試,結(jié)果表明FPGA IP核的整體功能正確.
標(biāo)簽：
FPGAIP
上傳時(shí)間：
2013-04-24
上傳用戶：gokk
-
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽：
FPGA
數(shù)字信號(hào)處理
中的應(yīng)用
上傳時(shí)間：
2013-07-19
上傳用戶：woshiayin
-
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn).與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應(yīng)用前景.但是,JPEG2000是一個(gè)復(fù)雜編碼系統(tǒng),目前為止的軟件實(shí)現(xiàn)方案的執(zhí)行時(shí)間和所需的存儲(chǔ)量較大,若想將JPEG2000應(yīng)用于實(shí)際中,有著較大的困難,而用硬件電路實(shí)現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時(shí)間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標(biāo)準(zhǔn),然后對(duì)算術(shù)編碼的原理及實(shí)現(xiàn)算法進(jìn)行了深入的研究,并重點(diǎn)探討了JPEG2000中算術(shù)編碼的硬件實(shí)現(xiàn)問題,給出了一種硬件最優(yōu)化的算術(shù)編碼實(shí)現(xiàn)方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(jí)(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術(shù)編碼實(shí)現(xiàn)方案,并以Altera 20K200E FPGA為基礎(chǔ),在Active-HDL環(huán)境中進(jìn)行了功能仿真,在Quartus Ⅱ集成開發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時(shí)鐘頻率達(dá)45.81MHz.在相同的輸入條件下,輸出結(jié)果表明,本文設(shè)計(jì)的硬件算術(shù)編碼器與實(shí)現(xiàn)JPEG2000的軟件:Jasper[2]中的算術(shù)編碼模塊相比,處理時(shí)間縮短了30﹪左右.因而本文的研究對(duì)于JPEG2000應(yīng)用于數(shù)字監(jiān)控系統(tǒng)等實(shí)際應(yīng)用有著重要的意義.
標(biāo)簽：
JPEG
2000
FPGA
算術(shù)編碼
上傳時(shí)間：
2013-05-16
上傳用戶：671145514
-
本文對(duì)TCN中的MVB技術(shù)進(jìn)行了研究，并在深入了解MVB的通信機(jī)制的基礎(chǔ)上，提出了采用FPGA替代MVB控制器專用芯片的解決方法。根據(jù)TCN協(xié)議，連接在MVB上的設(shè)備可以分為5類，其中1類設(shè)備可以在不需要CPU的基礎(chǔ)上實(shí)現(xiàn)自動(dòng)通信，最為常用。本設(shè)計(jì)的目的就是采用FPGA替代MVB1類設(shè)備控制器。 文章采用自頂向下的模塊化設(shè)計(jì)方法，根據(jù)MVB1類設(shè)備控制器要實(shí)現(xiàn)的功能，將設(shè)計(jì)劃分為3個(gè)模塊：發(fā)送模塊、接收模塊和MVB1類模式控制模塊。其中發(fā)送模塊又劃分為位控制單元、CRC生成單元、FIFO單元和曼徹斯特編碼單元等。接收模塊又劃分為幀起始檢測單元、時(shí)鐘恢復(fù)單元、幀分界符檢測單元、數(shù)據(jù)譯碼單元、CRC校驗(yàn)單元、譯碼控制單元和長度錯(cuò)誤檢測單元等。MVB1類模式控制模塊又劃分為報(bào)文錯(cuò)誤處理單元、主幀寄存器單元、TM控制單元和主控單元等。上述各模塊的RTL級(jí)設(shè)計(jì)都是采用硬件描述語言Verilog實(shí)現(xiàn)的。
標(biāo)簽：
MVB1
FPGA
設(shè)備
控制器
上傳時(shí)間：
2013-07-21
上傳用戶：dengzb84
-
JPEG2000是新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn)，它相比JPEG有很多新的特性，如漸進(jìn)傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應(yīng)用前景，特別是在數(shù)碼相機(jī)、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截?cái)帱c(diǎn)的嵌入式塊編碼(EBCOT)算法，其計(jì)算復(fù)雜度遠(yuǎn)遠(yuǎn)高于JPEG，完全采用軟件方案實(shí)現(xiàn)將會(huì)占用大量的處理器時(shí)間和內(nèi)存開銷，而且速度較慢，實(shí)時(shí)處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費(fèi)類電子產(chǎn)品中的應(yīng)用，打開巨大的潛在市場，研究硬件實(shí)現(xiàn)的算法實(shí)時(shí)處理方案具有重要的應(yīng)用價(jià)值。 EBCOT算法是一個(gè)兩層的編碼引擎，其中的上下文編碼的運(yùn)算量約占到總運(yùn)算量的50％，是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運(yùn)算，沒有復(fù)雜的數(shù)學(xué)運(yùn)算，但邏輯控制流程復(fù)雜繁瑣，對(duì)存儲(chǔ)器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實(shí)現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實(shí)現(xiàn)該算法并進(jìn)行優(yōu)化，在研究和分析了上下文編碼算法運(yùn)算特點(diǎn)的基礎(chǔ)上，設(shè)計(jì)了列判斷和交錯(cuò)存儲(chǔ)相結(jié)合的硬件實(shí)現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級(jí)描述了相應(yīng)的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時(shí)鐘頻率為101MHz，且能在130ms內(nèi)完成對(duì)一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實(shí)現(xiàn)方案提高了75％。 JPEG2000的一個(gè)重要特性是其具有漸進(jìn)傳輸?shù)哪芰Γa流組織是獲得漸進(jìn)傳輸特性的技術(shù)關(guān)鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實(shí)現(xiàn)漸進(jìn)傳輸?shù)哪康摹１疚膶?duì)JPEG2000中實(shí)現(xiàn)漸進(jìn)傳輸?shù)臋C(jī)制進(jìn)行了分析，并研究了碼流組織的算法實(shí)現(xiàn)。 為了對(duì)JPEG2000算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，本文設(shè)計(jì)了基于FPGA和ARM的驗(yàn)證實(shí)驗(yàn)平臺(tái)，其中FPGA主要完成算法中運(yùn)算量較大的小波變換、上下文編碼和算術(shù)編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機(jī)的通信。本文在該平臺(tái)上對(duì)所設(shè)計(jì)的上下文編碼算法和碼流組織模塊的設(shè)計(jì)進(jìn)行了驗(yàn)證，實(shí)驗(yàn)結(jié)果表明本文設(shè)計(jì)的算法模塊功能正確，并在一定程度上提高了編碼速度。
標(biāo)簽：
JPEG
2000
FPGA
編碼
上傳時(shí)間：
2013-04-24
上傳用戶：獨(dú)孤求源
-
隨著信息社會(huì)的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面，對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時(shí)說明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序；介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲(chǔ)器接口的設(shè)計(jì)時(shí)序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。 最后，通過從工控機(jī)向通用信號(hào)處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時(shí)序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動(dòng)程序的編寫。
標(biāo)簽：
FPGA
高速并行
信號(hào)處理板
數(shù)據(jù)接口
上傳時(shí)間：
2013-06-30
上傳用戶：唐僧他不信佛
-
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計(jì)方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實(shí)現(xiàn)PCI接口芯片PLX9080的時(shí)序邏輯、對(duì)數(shù)據(jù)采集通道的前端控制以及對(duì)SDRAM的讀寫控制。 在本論文將重點(diǎn)放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計(jì)方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲(chǔ)片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動(dòng)增益控制電路AGC模塊的設(shè)計(jì)。
標(biāo)簽：
WCDMA
FPGA
PCI
總線
上傳時(shí)間：
2013-04-24
上傳用戶：yhm_all
-
目錄
第1章 概述
1.1 采用C語言提高編制單片機(jī)應(yīng)用程序的效率
1.2 C語言具有突出的優(yōu)點(diǎn)
1.3 AvR單片機(jī)簡介
1.4 AvR單片機(jī)的C編譯器簡介
第2章 學(xué)習(xí)AVR單片機(jī)C程序設(shè)計(jì)所用的軟件及實(shí)驗(yàn)器材介紹
2.1 IAR Enlbedded Workbench IDE C語言編譯器
2.2 AVR Studio集成開發(fā)環(huán)境
2.3 PonyProg2000下載軟件及SL—ISP下載軟件
2.4 AVR DEM0單片機(jī)綜合實(shí)驗(yàn)板
2.5 AvR單片機(jī)JTAG仿真器
2.6 并口下載器
2.7 通用型多功能USB編程器
第3章 AvR單片機(jī)開發(fā)軟件的安裝及第一個(gè)入門程序
3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境
3.2 安裝AVR Studio集成開發(fā)環(huán)境
3.3 安裝PonyProg2000下載軟件
3.4 安裝SLISP下載軟件
3.5 AvR單片機(jī)開發(fā)過程
3.6 第一個(gè)AVR入門程序
第4章 AVR單片機(jī)的主要特性及基本結(jié)構(gòu)
4.1 ATMEGA16(L)單片機(jī)的產(chǎn)品特性
4.2 ATMEGA16(L)單片機(jī)的基本組成及引腳配置
4.3 AvR單片機(jī)的CPU內(nèi)核
4.4 AvR的存儲(chǔ)器
4.5 系統(tǒng)時(shí)鐘及時(shí)鐘選項(xiàng)
4.6 電源管理及睡眠模式
4.7 系統(tǒng)控制和復(fù)位
4.8 中斷
第5章 C語言基礎(chǔ)知識(shí)
5.1 C語言的標(biāo)識(shí)符與關(guān)鍵字
5.2 數(shù)據(jù)類型
5.3 AVR單片機(jī)的數(shù)據(jù)存儲(chǔ)空間
5.4 常量、變量及存儲(chǔ)方式
5.5 數(shù)組
5.6 C語言的運(yùn)算
5.7 流程控制
5.8 函數(shù)
5.9 指針
5.10 結(jié)構(gòu)體
5.11 共用體
5.12 中斷函數(shù)
第6章 ATMEGA16(L)的I/O端口使用
6.1 ATMEGAl6(L)的I/O端口
6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應(yīng)用設(shè)置
6.3 ATMEGA16(L)的I/O端口使用注意事項(xiàng)
6.4 ATMEGAl6(L)PB口輸出實(shí)驗(yàn)
6.5 8位數(shù)碼管測試
6.6 獨(dú)立式按鍵開關(guān)的使用
6.7 發(fā)光二極管的移動(dòng)控制(跑馬燈實(shí)驗(yàn))
6.8 0～99數(shù)字的加減控制
6.9 4×4行列式按鍵開關(guān)的使用
第7章 ATMEGAl6(L)的中斷系統(tǒng)使用
7.1 ATMEGA16(L)的中斷系統(tǒng)
7.2 相關(guān)的中斷控制寄存器
7.3 INT1外部中斷實(shí)驗(yàn)
7.4 INTO／INTl中斷計(jì)數(shù)實(shí)驗(yàn)
7.5 INTO／INTl中斷嵌套實(shí)驗(yàn)
7.6 2路防盜報(bào)警器實(shí)驗(yàn)
7.7 低功耗睡眠模式下的按鍵中斷
7.8 4×4行列式按鍵的睡眠模式中斷喚醒設(shè)計(jì)
第8章 ATMEGAl6(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊
8.1 16×2點(diǎn)陣字符液晶顯示器概述
8.2 液晶顯示器的突出優(yōu)點(diǎn)
8.3 16×2字符型液晶顯示模塊(LCM)特性
8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能
8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu)
8.6 液晶顯示控制驅(qū)動(dòng)集成電路HD44780特點(diǎn)
8.7 HD44780工作原理
8.8 LCD控制器指令
8.9 LCM工作時(shí)序
8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊的子函數(shù)
8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1
8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2
8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊的子函數(shù)
8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序
第9章 ATMEGA16(L)的定時(shí)/計(jì)數(shù)器
9.1 預(yù)分頻器和多路選擇器
9.2 8位定時(shí)/計(jì)時(shí)器T/C0
9.3 8位定時(shí)/計(jì)數(shù)器0的寄存器
9.4 16位定時(shí)/計(jì)數(shù)器T/C1
9.5 16位定時(shí)/計(jì)數(shù)器1的寄存器
9.6 8位定時(shí)/計(jì)數(shù)器T/C2
9.7 8位T/C2的寄存器
9.8 ICC6.31A C語言編譯器安裝
9.9 定時(shí)/計(jì)數(shù)器1的計(jì)時(shí)實(shí)驗(yàn)
9.10 定時(shí)/計(jì)數(shù)器0的中斷實(shí)驗(yàn)
9.11 4位顯示秒表實(shí)驗(yàn)
9.12 比較匹配中斷及定時(shí)溢出中斷的測試實(shí)驗(yàn)
9.13 PWM測試實(shí)驗(yàn)
9.14 0～5 V數(shù)字電壓調(diào)整器
9.15 定時(shí)器(計(jì)數(shù)器)0的計(jì)數(shù)實(shí)驗(yàn)
9.16 定時(shí)/計(jì)數(shù)器1的輸入捕獲實(shí)驗(yàn)
......
標(biāo)簽：
AVR
手把手
單片機(jī)
C程序
上傳時(shí)間：
2013-07-30
上傳用戶：yepeng139
-
嵌入式系統(tǒng)是將先進(jìn)的計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和電子技術(shù)與各個(gè)行業(yè)的具體應(yīng)用相結(jié)合的產(chǎn)物。目前，嵌入式系統(tǒng)己經(jīng)廣泛應(yīng)用到工業(yè)、交通、能源、通信、科研、醫(yī)療衛(wèi)生、國防以及日常生活等領(lǐng)域，并不斷朝著體積小，功能強(qiáng)的方向發(fā)展。嵌入式系統(tǒng)不同于原來的單片機(jī)系統(tǒng)，它不僅有自己的操作系統(tǒng)，上層應(yīng)用程序，而且還具備網(wǎng)絡(luò)通信和信息管理的功能。 ARM體系的處理器是目前嵌入式系統(tǒng)中使用最廣泛的處理器。它采用了RISC技術(shù)，具有尋址方式簡單，寄存器多，指令長度固定等的特點(diǎn)使得它的處理速度快，執(zhí)行效率高。由于Linux對(duì)于ARM技術(shù)的支持，具有內(nèi)核可裁減，網(wǎng)絡(luò)功能強(qiáng)大，代碼開放的特點(diǎn)，把Linux應(yīng)用到嵌入式系統(tǒng)中，能充分發(fā)揮ARM和Linux的優(yōu)勢(shì)。 論文以“掌上中文語言學(xué)習(xí)系統(tǒng)”項(xiàng)目為依托，以ARM體系處理器和Ljnux操作系統(tǒng)的嵌入式系統(tǒng)為基礎(chǔ)，構(gòu)建一個(gè)掌上語言學(xué)習(xí)設(shè)備。 論文首先進(jìn)行了開發(fā)環(huán)境的設(shè)計(jì)與搭建，對(duì)開發(fā)主機(jī)進(jìn)行TFTP服務(wù)器、NFS服務(wù)器、minicom串口通信和GNU交叉工具鏈進(jìn)行配置。實(shí)現(xiàn)了針對(duì)NAND閃存的U-Boot啟動(dòng)程序的建立，并對(duì)Linux操作系統(tǒng)內(nèi)核進(jìn)行了移植工作。最后利用圖形界面系統(tǒng)MiniGUI和遠(yuǎn)程調(diào)試技術(shù)實(shí)現(xiàn)了掌上語言學(xué)習(xí)的軟件功能。
標(biāo)簽：
Linux
ARM
嵌入式
學(xué)習(xí)系統(tǒng)
上傳時(shí)間：
2013-07-24
上傳用戶：jiangfire
