【經(jīng)典設(shè)計(jì)】VHDL源代碼下載～～ 其中經(jīng)典的設(shè)計(jì)有：【自動(dòng)售貨機(jī)】、【電子鐘】、【紅綠燈交通信號(hào)系統(tǒng)】、【步進(jìn)電機(jī)定位控制系統(tǒng)】、【直流電機(jī)速度控制系統(tǒng)】、【計(jì)算器】、【點(diǎn)陣列LED顯示控制系統(tǒng)】 基本數(shù)字邏輯設(shè)計(jì)有：【鎖存器】、【多路選擇器】、【三態(tài)門(mén)】、【雙向輸入|輸出端口】、【內(nèi)部（緩沖）信號(hào)】、【編碼轉(zhuǎn)換】、【加法器】、【編碼器/譯碼器】、【4位乘法器】、【只讀存儲(chǔ)器】、【RSFF觸發(fā)器】、【DFF觸發(fā)器】、【JKFF觸發(fā)器】、【計(jì)數(shù)器】、【分頻器】、【寄存器】、【狀態(tài)機(jī)】
上傳時(shí)間： 2013-05-27
上傳用戶(hù)：shijiang
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來(lái)講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶(hù)編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來(lái)越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語(yǔ)言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語(yǔ)言的開(kāi)發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見(jiàn)的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 中的應(yīng)用
上傳時(shí)間： 2013-05-23
上傳用戶(hù)：Divine
在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點(diǎn)正逐步取代平臺(tái)式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢(shì)。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計(jì)了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號(hào)檢測(cè)單元，F(xiàn)PGA進(jìn)行I/O控制，DSP完成導(dǎo)航計(jì)算。方案綜合考慮了系統(tǒng)成本、計(jì)算速度、精度、體積等各方面的因素，并通過(guò)GPS、磁航向計(jì)等信息融合進(jìn)一步提高導(dǎo)航精度。 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計(jì)的關(guān)鍵，本文數(shù)據(jù)采集由信號(hào)調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個(gè)數(shù)據(jù)采集部分的核心，其主要功能包括：實(shí)現(xiàn)了ADC控制邏輯和時(shí)序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴(kuò)展了UART串口，以實(shí)現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計(jì)的基礎(chǔ)上，對(duì)各功能模塊進(jìn)行了全面的半實(shí)物仿真，驗(yàn)證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡(jiǎn)述了慣性導(dǎo)航系統(tǒng)的應(yīng)用背景及發(fā)展?fàn)顩r，介紹了捷聯(lián)慣導(dǎo)系統(tǒng)的基本原理，設(shè)計(jì)了基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)方案，實(shí)現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過(guò)搭建硬件驗(yàn)證平臺(tái)和利用第三方仿真軟件，對(duì)傳感器的性能以及FPGA各功能模塊進(jìn)行了較全面的驗(yàn)證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)能夠滿足應(yīng)用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢(shì)。
標(biāo)簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：1966640071
·作者：江思敏等編著 叢書(shū)名：DSP應(yīng)用開(kāi)發(fā)教程系列 出版社：機(jī)械工業(yè)出版社 ISBN：9787111123224 出版時(shí)間：2003-6-1 版次：1版1次 印次： 頁(yè)數(shù)：335 字?jǐn)?shù)：535千 紙張：膠版紙 包裝：平裝開(kāi)本： 內(nèi)容提要本書(shū)詳細(xì)講述了TMS320LF240X系列DSP芯片結(jié)構(gòu)、外設(shè)的原理和結(jié)構(gòu)、系統(tǒng)和外設(shè)寄存器等資源。在此基礎(chǔ)上，介紹如何操作TMS320LF240X系統(tǒng)的
上傳時(shí)間： 2013-07-12
上傳用戶(hù)：郭靜0516
隨著現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門(mén)檻，而且縮短了開(kāi)發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見(jiàn)雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開(kāi)研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳時(shí)間： 2013-07-25
上傳用戶(hù)：zhangsan123
根據(jù)輸入的波特率設(shè)置值，計(jì)算相關(guān)的寄存器器配置值。
上傳時(shí)間： 2013-06-08
上傳用戶(hù)：colinal
STM8S103，開(kāi)發(fā)必用資料，有詳細(xì)的寄存器說(shuō)明
上傳時(shí)間： 2013-07-19
上傳用戶(hù)：qiuqing
·內(nèi)容簡(jiǎn)介 本書(shū)從51系列單片機(jī)的一般知識(shí)出發(fā)，將ARM處理器和51系列單片機(jī)進(jìn)行對(duì)比，引導(dǎo)讀者去理解和學(xué)習(xí)ARM處理器的知識(shí)。內(nèi)容分為3部分：第1部分是前4章，從大家所熟悉的51系列單片機(jī)的基礎(chǔ)知識(shí)開(kāi)始，介紹ARM處理器的基本知識(shí)，包括ARM和51系列的對(duì)比、中斷處理系統(tǒng)、寄存器和存儲(chǔ)器結(jié)構(gòu)等；第2部分是5～9章，詳細(xì)比較ARM指令和51系列指令之間
標(biāo)簽： ARM 嵌入式系統(tǒng)
上傳時(shí)間： 2013-07-21
上傳用戶(hù)：WANGXIAN001
STM32中文參考手冊(cè)，很詳細(xì)的介紹的STM的內(nèi)部寄存器功能。
上傳時(shí)間： 2013-06-28
上傳用戶(hù)：yqq309
DI0~DI7：數(shù)據(jù)輸入線，TLL電平。 ILE：數(shù)據(jù)鎖存允許控制信號(hào)輸入線，高電平有效。 CS：片選信號(hào)輸入線，低電平有效。 WR1：為輸入寄存器的寫(xiě)選通信號(hào)。 XFER：數(shù)據(jù)傳送控制信號(hào)輸入線，低電平有效。
標(biāo)簽： 0832 DAC 應(yīng)用電路圖
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：小楓殘?jiān)?/p>
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
