国产精品网站视频,男人天堂亚洲,久久婷婷激情

線性反饋移位寄存器

基于VHDL的FPGA和Nios II實例精煉（劉福奇）

　　基于VHDL的FPGA和Nios II 實例精煉【作者：劉福奇；出版社：北京航空航天大學出版社】（本書優酷視頻地址：http://www.youku.com/playlist_show/id_5882081.html）　　內容簡介：本書分為4個部分：Quartus Ⅱ軟件的基本操作、VHDL語法介紹、FPGA設計實例和Nios Ⅱ設計實例；總結了編者幾年來的FPGA設計經驗，力求給初學者或是想接觸這方面知識的讀者提供一種快速入門的方法；適合電子相關專業的大學生、FPGA的初學者以及對FPGA有興趣的電子工程師。初學者可以按照步驟學習。本書中提及到時間計算問題，不光提出有時間戳的方法，還介紹了一種通過讀取定時器的寄存器來計算時間的方法。其實，有人認為，本書最好的部分是：DMA的實現說明（本書從3個方面講述了DMA的使用）?，F在學習Verilog HDL的人或許比較多，但是用VHDL的人可以學習下，這本書還是很不錯的。

標簽： VHDL FPGA Nios

上傳時間： 2014-07-10

上傳用戶：米米陽123
XAPP719 -利用USR_ACCESS寄存器實現PowerPC高速緩存配置

The Virtex™-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstream data by the FPGA fabric. It is useful for loadingPowerPC™ 405 (PPC405) processor caches and/or other data into the FPGA after the FPGAhas been configured, thus achieving partial reconfiguration. The USR_ACCESS_VIRTEX4register is programmed through the bitstream with a command that writes a series of 32-bitwords.

標簽： USR_ACCESS PowerPC XAPP 719

上傳時間： 2013-12-23

上傳用戶：yuanwenjiao
狀態機學習心得

　　FSM 分兩大類：米里型和摩爾型。　　組成要素有輸入(包括復位)，狀態(包括當前狀態的操作)，狀態轉移條件，狀態的輸出條件。　　設計FSM 的方法和技巧多種多樣，但是總結起來有兩大類：第一種，將狀態轉移和狀態的操作和判斷等寫到一個模塊(process、block)中。另一種是將狀態轉移單獨寫成一個模塊，將狀態的操作和判斷等寫到另一個模塊中(在Verilog 代碼中，相當于使用兩個“always” block)。其中較好的方式是后者。其原因　　如下：　　首先FSM 和其他設計一樣，最好使用同步時序方式設計，好處不再累述。而狀態機實現后，狀態轉移是用寄存器實現的，是同步時序部分。狀態的轉移條件的判斷是通過組合邏輯判斷實現的，之所以第二種比第一種編碼方式合理，就在于第二種編碼將同步時序和組合邏輯分別放到不同的程序塊(process，block)　中實現。這樣做的好處不僅僅是便于閱讀、理解、維護，更重要的是利于綜合器優化代碼，利于用戶添加合適的時序約束條件，利于布局布線器實現設計。顯式的 FSM 描述方法可以描述任意的FSM(參考Verilog 第四版)P181 有限狀態機的說明。兩個 always 模塊。其中一個是時序模塊，一個為組合邏輯。時序模塊設計與書上完全一致，表示狀態轉移，可分為同步與異步復位。

標簽： 狀態

上傳時間： 2015-01-02

上傳用戶：aa17807091
在FPGA中基于信元的FIFO設計方法實戰方法

　　設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時候選用。這種方法也適合于不定長包的處理。

標簽： FPGA FIFO 信元設計方法

上傳時間： 2013-11-05

上傳用戶：ch3ch2oh
基于FPGA 的方向濾波器指紋圖像增強算法實現

設計了一種基于FPGA純硬件方式實現方向濾波的指紋圖像增強算法。設計采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復用和流水線處理等技術，完成了方向濾波指紋圖像增強算法在FPGA上的實現。整個系統通過了Modelsim的仿真驗證并在Terasic公司的DE2平臺上完成了硬件測試。設計共消耗了3716個邏輯單元，最高處理速度可達92.93MHz。以50MHz頻率工作時，可在0.5s以內完成一幅256&amp;#215;256指紋圖像的增強處理。

標簽： FPGA 方向指紋圖像增強算法

上傳時間： 2013-11-06

上傳用戶：rishian
通用陣列邏輯GAL實現基本門電路的設計

通用陣列邏輯GAL實現基本門電路的設計一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構成。GAL芯片必須借助GAL的開發軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來，在功能和結構上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態機、狀態控制及數據處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。另外，采用ispGAL22V10來實現諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現在系統編程，每片ispGAL22V10需要有四個在系統編程引腳，它們是串行數據輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統編程。 ispGAL22V10的內部結構圖如圖1-3所示。 2.編譯、下載源文件用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數據文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發者一個簡單而有力的工具。

標簽： GAL 陣列邏輯門電路

上傳時間： 2013-11-17

上傳用戶：看到了沒有
DRAM內存模塊的設計技術

第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章內存模塊的疊層設計.............................................................................145第三章內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章內存模塊的功耗計算.............................................................................172第六章實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標簽： DRAM 內存模塊設計技術

上傳時間： 2013-10-18

上傳用戶：宋桃子
數字電位器X9241與PIC單片機的接口及程序設計

X9241概述X9241是XICOR公司生產的、把4個E2POT數字電位器集成在單片的CMOS集成電路上的一種數字電位器。它包含4個電阻陣列，每個陣列包含63個電阻單元，在每個單元之間和2個端點之間都有被滑動單元訪問的抽頭點。滑動單元在陣列中的位置由用戶通過2線串行總線接口控制。每個電阻陣列與1個滑動端計數寄存器（WCR）和4個8位數據寄存器聯系在一起。這4個數據寄存器可由用戶直接寫入和讀出。WCR的內容控制滑動端在電阻陣列中的位置，其功能框圖如圖1所示。X9241工作原理　　X9241支持雙向總線的定向規約，是一個從屬器件。它的高4位地址為0101（器件類型辨識符），低4位地址由A3~A0輸入端狀態決定。在SDA線上的數據只有在SCL為低期間才能改變狀態。當SCL為高時，SDA狀態的改變用來表示開始和終止條件（開始條件：SCL為高時，SDA由高至低的跳變；終止條件：SCL為高時，SDA由低至高的跳變）。送給X9241的所有命令都由開始條件引導，在其后輸出X9241從器件的地址。X9241把串行數據流與該器件的地址比較，若地址比較成功，則作出一個應答響應。送到X9241的下一個字節包括指令及寄存器指針的信息，高4位為指令，低4位用來指出4個電位器中的1個及4個輔助寄存器中的1個。

標簽： X9241 PIC 數字電位器單片機

上傳時間： 2014-01-18

上傳用戶：黃酒配奶茶
LPC1300用戶手冊 Flash存儲器編程固件

引導裝載程序（boot loader）控制復位后的初始化操作，并提供對Flash存儲器進行編程的方法。這可以對空片進行初始編程、對事先已編程的芯片進行擦除和再編程或者是在系統運行時通過系統中的應用程序對Flash存儲器進行編程。19.3特性在系統編程：在系統編程（ISP）是通過使用引導裝載程序軟件和UART0串口對片內Falsh存儲器進行編程/再編程的方法。這種方法也可以在芯片位于終端用戶板時使用；在應用編程：在應用編程（IAP）是通過終端用戶的應用代碼對片內Flash存儲器進行擦除/寫操作的方法；只有LPC134x系列Cortex-M3微控制器支持從USB端口引導，通過將其枚舉為大容量存儲器等級（MSC）設備來連接到USB主機接口（僅適用于Windows操作系統）；Flash訪問時間可通過Flash控制器模塊中的寄存器來配置；每個扇區的擦除時間為100ms±5%；而每個256字節的模塊，其編程時間為1ms±5%。

標簽： Flash 1300 LPC 用戶手冊

上傳時間： 2013-11-04

上傳用戶：weixiao99
理解并使用共享內存

上一個專欄討論了執行模型和內核啟動執行配置如何影響寄存器數量以及本地多處理器資源(比如共享內存，share memo~)?，F在我們繼續討論內存的性能以及共享內存在reverseArray_multiblock_fast．CU中的使用。

標簽： 共享內存

上傳時間： 2013-10-22

上傳用戶：zaizaibang