亚洲国产日韩欧美,国产精品青草久久久久福利99 ,亚洲午夜久久久久久久久电影院

線性模型

基于DSP的變頻電源電參數(shù)測量系統(tǒng)的設(shè)計.rar

變頻電源具有低損耗和高效率等顯著優(yōu)點，其性能的優(yōu)劣直接關(guān)系到整個系統(tǒng)的安全性和可靠性指標，隨著工業(yè)上變頻電源的廣泛應(yīng)用，對其性能參數(shù)的檢測也越來越重要，因此對變頻電源設(shè)備輸出電參數(shù)進行測量方面的研究具有重要的意義。論文綜述了國內(nèi)外各種交流變頻電參數(shù)測量系統(tǒng)的研究現(xiàn)狀和應(yīng)用技術(shù)，根據(jù)變頻設(shè)備的工作機理和輸出特性，提出了系統(tǒng)的總體設(shè)計方案。由于變頻設(shè)備的輸出范圍廣且變化快，并且國內(nèi)大部分參數(shù)測量設(shè)備都是針對工頻進行設(shè)計的，基于此本文采用高速的數(shù)字處理器和改進的算法來進行控制實現(xiàn)。論文首先給出了各電參數(shù)測量的國際標準和理論基礎(chǔ)，重點分析了如何通過希爾波特變換來實現(xiàn)頻率的測量。為了濾除不需要的高次諧波并精確的測量頻率，建立了FIR濾波器模型，通過MATLAB編程進行了數(shù)字仿真，驗證了算法的正確性；利用周期法進行了其它電參數(shù)的測量實現(xiàn)，并在Labview 中進行了仿真，作為輔助分析軟件具有快速直觀的特點并有很大的通用性。在理論分析和仿真的基礎(chǔ)上，論文設(shè)計了基于TMS320F2812 DSP的控制系統(tǒng)，并結(jié)合原理圖介紹了各模塊運行原理；重點分析了如何利用CPLD來實現(xiàn)時序控制的功能，并給出了VHDL設(shè)計的程序和仿真結(jié)果。最后進行軟件程序上的設(shè)計，對各部分進行了程序分析和設(shè)計，各模塊結(jié)構(gòu)相互關(guān)聯(lián)，具有很好的擴展性和移植性。

標簽： DSP 變頻電源電參數(shù)

上傳時間： 2013-04-24

上傳用戶：1054154823
基于DSP的三相有源功率因數(shù)校正研究與設(shè)計.rar

工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設(shè)備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當今國內(nèi)外研究的一大熱點。隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實現(xiàn)。數(shù)字控制的特有優(yōu)點：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實現(xiàn)先進控制等，使得所設(shè)計的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當今于開關(guān)電源產(chǎn)品設(shè)計的潮流。本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進行了比較和分析，在前面的基礎(chǔ)上提出了：三相三開關(guān)三電平拓撲結(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應(yīng)用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設(shè)計理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設(shè)計方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應(yīng)用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進行仿真，驗證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設(shè)計。對于三相變換器這種復(fù)雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實現(xiàn)。一是因為模型難以建立二是即使建立起一個模型，由于電路復(fù)雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗證設(shè)計方法和設(shè)計參數(shù)的正確性。

標簽： DSP 三相有源功率因數(shù)校正

上傳時間： 2013-05-31

上傳用戶：wengtianzhu
SVPWM算法優(yōu)化及其FPGACPLD實現(xiàn).rar

電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時需要進行坐標旋轉(zhuǎn)和反正切三角函數(shù)的運算，計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數(shù)的運算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數(shù)的運算，這些復(fù)雜計算不可避免地會產(chǎn)生大量計算誤差，對高精度實時控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運算的計算量大，對系統(tǒng)的處理速度要求高，程序設(shè)計復(fù)雜，系統(tǒng)運行時間長，占用系統(tǒng)資源多。因此，從工程實際應(yīng)用的角度出發(fā)，需要對常規(guī)SVPWM算法進行優(yōu)化設(shè)計。本文提出的優(yōu)化SVPWM算法，只需進行普通的四則運算，計算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點置于各扇區(qū)中點的方法，達到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實現(xiàn)SVPWM的控制功能，在實時性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進行建模和仿真，當仿真效果達到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設(shè)計輸入方法與原理圖設(shè)計輸入方法相結(jié)合的混合設(shè)計輸入方法進行FPGA/CPLD的電路設(shè)計與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進行功能仿真和性能分析，驗證了本文提出的SVPWM優(yōu)化設(shè)計方案的可行性和有效性。

標簽： FPGACPLD SVPWM 算法優(yōu)化

上傳時間： 2013-07-30

上傳用戶：15953929477
基于面向?qū)ο蟮那度胧较到y(tǒng)軟件開發(fā)方法研究及其應(yīng)用.rar

十多年來，隨著信息技術(shù)、電子技術(shù)和通訊技術(shù)的發(fā)展，嵌入式系統(tǒng)已經(jīng)獲得了空前的應(yīng)用和發(fā)展。隨著嵌入式應(yīng)用系統(tǒng)功能復(fù)雜度的提高、對軟件產(chǎn)品的非功能約束的特別關(guān)注以及由于市場的激烈競爭導(dǎo)致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開發(fā)人員面臨著嚴峻的危機和挑戰(zhàn)。傳統(tǒng)的結(jié)構(gòu)化開發(fā)方法已經(jīng)顯得力不從心，于是嵌入式軟件開發(fā)人員在軟件開發(fā)中引入了目前較為流行的“面向?qū)ο蠓椒?OO)”，．但是目前對該方法的應(yīng)用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開發(fā)方法上，不能很好地保證軟件復(fù)用和代碼的重用，因此難以滿足市場對嵌入式軟件開發(fā)效率和開發(fā)質(zhì)量的要求。本課題的研究內(nèi)容是應(yīng)用面向?qū)ο蠓椒ǖ目蚣芗夹g(shù)，對嵌入式系統(tǒng)領(lǐng)域的專有結(jié)構(gòu)組件進行封裝，創(chuàng)新性地提出了面向嵌入式系統(tǒng)領(lǐng)域的通用實時框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點一最大限度實現(xiàn)軟件重用外，最突出的是具備以下兩個特點： 1、功能和非功能的分離在應(yīng)用面向?qū)ο蟮募夹g(shù)時，傳統(tǒng)的嵌入式軟件開發(fā)方法關(guān)注的重點是軟件結(jié)構(gòu)和功能分解，、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實現(xiàn)系統(tǒng)功能需求的同時，保證軟件系統(tǒng)的非功能性需求的實現(xiàn)，ARTIC框架引入了面向方面的思想，、把系統(tǒng)的非功能性需求從功能模塊中分離出來，為它們單獨設(shè)計組件。開發(fā)人員在應(yīng)用該框架進行嵌入式軟件設(shè)計時，只需要關(guān)注功能需求的實現(xiàn)，對于實時性、調(diào)度等非功能需求的實現(xiàn)可以通過調(diào)用ARTIC提供的時間管理模型和任務(wù)調(diào)度模型直接實現(xiàn)。 2、基于狀態(tài)機的主動對象設(shè)計模式根據(jù)嵌入式系統(tǒng)通常由多個控制線程組成的特點，應(yīng)用基于狀態(tài)機的主動對象設(shè)計模式，把嵌入式軟件系統(tǒng)構(gòu)建成多個主動對象的緝合。相對于傳統(tǒng)的面向?qū)ο蠓椒ǎ疚奶岢龅闹鲃訉ο蟮淖畲筇攸c在于：它提供對事件隊列、控制線程和表示主動對象動態(tài)行為狀態(tài)機等的封裝，并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應(yīng)用能夠幫助嵌入式軟件的開發(fā)人員快速地開發(fā)出高質(zhì)量的嵌入式軟件，除此之外，因為它包含了一個微小的實時操作系統(tǒng)(RTOS) 報包裝，在某些場合可以作為一個簡易的RTOS使用。為了驗證ARTIC的性能，本文將該框架應(yīng)用于硬幣搬送實時控制系統(tǒng)的開發(fā)設(shè)計，從該系統(tǒng)的應(yīng)用中充分體現(xiàn)了ARTIC框架的優(yōu)點。

標簽： 嵌入式系統(tǒng) 軟件開發(fā)

上傳時間： 2013-06-21

上傳用戶：cxl274287265
基于FPGA通信原理實驗系統(tǒng)的研究.rar

通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實驗設(shè)備廠商將CPLD/FPGA技術(shù)作為獨立的一項實驗內(nèi)容，加入到通信原理實驗設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設(shè)備的優(yōu)缺點，采用FPGA技術(shù)設(shè)計出集驗證性和設(shè)計性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。　本系統(tǒng)提供了一個開放性的硬件、軟件平臺，從培養(yǎng)學(xué)生實際動手能力出發(fā)，利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容，還可以實現(xiàn)電子設(shè)計開發(fā)和驗證。這對培養(yǎng)學(xué)生的實踐能力大有裨益。　本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對載波相位不敏感的Gardner算法跟蹤位同步信號。　本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容，分別列出各實驗的數(shù)字化實現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計方案；最后，給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設(shè)計方法正確，且功能和技術(shù)指標滿足設(shè)計要求。關(guān)鍵詞：通信原理，實驗系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步

標簽： FPGA 通信原理實驗系統(tǒng)

上傳時間： 2013-07-07

上傳用戶：evil
基于FPGA語音識別系統(tǒng)設(shè)計與實現(xiàn).rar

近年來，語音識別研究大部分集中在算法設(shè)計和改進等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進行研究的基礎(chǔ)上，重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。本系統(tǒng)整體設(shè)計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在FPGA內(nèi)部實現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護性。此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算，在設(shè)計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現(xiàn)了語音信號的端點檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。本論文主要包含了以下幾個方面：（1）結(jié)合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計，在此基礎(chǔ)上進行了系統(tǒng)的軟硬件的選擇和設(shè)計。（2）自主設(shè)計了純硬件描述語言的驅(qū)動電路設(shè)計，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。（3）完成高速定點256點的FFT模塊的設(shè)計，此模塊是系統(tǒng)成敗的關(guān)鍵，實現(xiàn)高速實時的運算。（4）結(jié)合SOPC的特性，設(shè)計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動接口設(shè)計完成用戶定制的系統(tǒng)。（5）進行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的，具有一定的市場潛在價值。

標簽： FPGA 語音識別系統(tǒng)設(shè)計

上傳時間： 2013-05-23

上傳用戶：ABCD_ABCD
基于FPGA的PID智能控制器的研究.rar

工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識和控制中常用的理論和方法。其中，神經(jīng)元具有很強的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力，可以處理那些難以用模型和規(guī)則描述的過程，將神經(jīng)元與PID結(jié)合，應(yīng)用到實際的控制中，可以在線調(diào)整PID的參數(shù)，使系統(tǒng)具有較強的抗干擾能力、自適應(yīng)能力和較好的魯棒性。目前，人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實現(xiàn)技術(shù)研究，這三方面是相互依賴和相互促進的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實現(xiàn)技術(shù)研究方面，創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計，并將其封裝成為一個專用的IP核供其他的控制系統(tǒng)使用。首先，對單神經(jīng)元PID智能控制器的設(shè)計原理和設(shè)計算法進行了深入的研究與分析；其次，利用MATLAB設(shè)計單神經(jīng)元PID智能控制器，針對特定的被控對象，對其進行仿真實驗，獲得比較理想的系統(tǒng)輸出；然后，研究基于FPGA的單神經(jīng)元智能控制算法的實現(xiàn)，對控制器進行VHDL語言分層設(shè)計，使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結(jié)果表明，基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計的單神經(jīng)元PID智能控制器性能優(yōu)良。本文的設(shè)計模塊主要包括權(quán)值修改模塊、誤差計算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個模塊的設(shè)計中進行了優(yōu)化處理，使本文的設(shè)計不僅利用的硬件資源少，而且也有很快的運行速度，同時也改善了傳統(tǒng)控制器的控制性能。

標簽： FPGA PID 智能控制器

上傳時間： 2013-04-24

上傳用戶：13517191407
基于FPGA的永磁同步電機控制器的研究.rar

隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展，以永磁同步電機作為控制對象的傳動領(lǐng)域得到了越來越廣泛的關(guān)注，隨著FPGA的技術(shù)的普及和廣泛應(yīng)用，使得各種先進的控制算法得以實現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當前的研究熱點。本文的主要工作就是圍繞數(shù)字化的永磁同步電機控制器研究來展開。首先深入研究了永磁同步電機的數(shù)學(xué)建模方法及電機控制策略問題。在對永磁同步電機的數(shù)學(xué)模型進行了推導(dǎo)的基礎(chǔ)上，在PSIM仿真軟件中建立了永磁同步電機的電機模型，提出了一種永磁同步電機傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對常用的數(shù)字脈寬調(diào)制方法進行了數(shù)學(xué)推導(dǎo)，并對滑模控制理論和矢量控制進行了深入的研究分析，將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機的調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點，仿真結(jié)果驗證了該系統(tǒng)設(shè)計方案的優(yōu)越性。最后在永磁同步電機建模仿真的基礎(chǔ)上，根據(jù)永磁同步電機控制器的設(shè)計要求及FPGA的特點，提出永磁同步電機控制器的的設(shè)計方案。按照FPGA模塊化設(shè)計思想，將整個系統(tǒng)進行了合理的劃分，分別對SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進行了深入的研究。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證，驗證結(jié)果表明：永磁同步電機在低速和高速時都能穩(wěn)定運行，從而證實了本設(shè)計方案的可行性。

標簽： FPGA 永磁同步電機控制器

上傳時間： 2013-04-24

上傳用戶：wff
基于DSPFPGA的圖像處理電路板硬件設(shè)計.rar

波前處理機是自適應(yīng)光學(xué)系統(tǒng)中實時信號處理和運算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展狀況，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢，能更好地提高圖像處理系統(tǒng)實時性能，同時也最大可能地降低成本。論文根據(jù)圖像處理系統(tǒng)的設(shè)計目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計，并分析了包括各種參數(shù)指標選擇、連接方式在內(nèi)的具體設(shè)計方法以及應(yīng)該注意的問題。論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對高速電路設(shè)計中易出現(xiàn)的問題，詳細分析了高速PCB設(shè)計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術(shù)探討和研究。論文還介紹了基于FPGA的邏輯設(shè)計，包括了圖像采集模塊的工作原理、設(shè)計方案和SDRAM控制器的設(shè)計，介紹了SDRAM的基本操作和工作時序，重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計及仿真結(jié)果。論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。該系統(tǒng)主要優(yōu)點有：實時性、高速性。硬件設(shè)計的執(zhí)行速度，在高速DSP和FPGA中實現(xiàn)信號處理算法程序，保證了系統(tǒng)實時性的實現(xiàn)；性價比高。自行研究設(shè)計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。

標簽： DSPFPGA 圖像處理電路板

上傳時間： 2013-05-30

上傳用戶：fxf126@126.com
軟件無線電中數(shù)字下變頻技術(shù)研究及FPGA實現(xiàn).rar

軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對射頻(RF)進行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當介紹。第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進行了EDA仿真。第三章介紹了變速率采樣技術(shù)，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補償法，對前者進行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進行了基于Matlab的理論仿真。第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。第五章對數(shù)字下變頻器系統(tǒng)進行了噪聲綜合分析，給出了一個噪聲模型。第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實例，給出了測試結(jié)果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。

標簽： FPGA 軟件無線電數(shù)字下變頻

上傳時間： 2013-06-30

上傳用戶：huannan88

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频