Linux內(nèi)核可移植性
上傳時(shí)間： 2013-10-17
上傳用戶：stvnash
分析了嵌入式Linux在實(shí)時(shí)性方面的不足，針對(duì)Linux2.6內(nèi)核的中斷運(yùn)行機(jī)制、內(nèi)核不可搶占性、自旋鎖及大內(nèi)核鎖等問題進(jìn)行研究，提出相應(yīng)的實(shí)時(shí)性改進(jìn)方法。測(cè)試表明，改進(jìn)后的嵌入式Linux實(shí)時(shí)性效果較好。
標(biāo)簽： Linux 嵌入式 實(shí)時(shí)性 方案
上傳時(shí)間： 2014-12-30
上傳用戶：liaofamous
在建立機(jī)動(dòng)通信網(wǎng)絡(luò)模型的基礎(chǔ)上，分析了復(fù)雜電磁對(duì)抗環(huán)境的基本構(gòu)成，探討了敵方可能的基于重要性指標(biāo)的攻擊目標(biāo)選擇策略，建立了電子對(duì)抗條件下模擬環(huán)境模型。再結(jié)合節(jié)點(diǎn)連通性、信道帶寬、信道丟失率和平均時(shí)延等多項(xiàng)指標(biāo)，建立了復(fù)雜電磁環(huán)境下機(jī)動(dòng)通信網(wǎng)絡(luò)抗毀性評(píng)估模型，并完成了抗毀性評(píng)估計(jì)算及仿真分析。
標(biāo)簽： 復(fù)雜電磁環(huán)境 機(jī)動(dòng) 通信網(wǎng)絡(luò)
上傳時(shí)間： 2014-12-30
上傳用戶：weareno2
PCB的可制造性與可測(cè)試性，很詳細(xì)的pcb學(xué)習(xí)資料。
上傳時(shí)間： 2015-01-01
上傳用戶：tou15837271233
撓性印制板很容易在大應(yīng)力的作用下造成開裂或斷裂，在設(shè)計(jì)時(shí)常在拐角處采用抗撕裂結(jié)構(gòu)設(shè)計(jì)以更好地改善FPC的抗撕裂的性能。
上傳時(shí)間： 2013-11-20
上傳用戶：kelimu
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經(jīng)驗(yàn)及技術(shù)不足 無法維修的死板,廢棄可惜 送電中作動(dòng)態(tài)維修,危險(xiǎn)性極高 備份板太多,積壓資金 送國(guó)外維修費(fèi)用高,維修時(shí)間長(zhǎng) 對(duì)老化零件無從查起無法預(yù)先更換 維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨 投資大量維修設(shè)備,操作複雜,績(jī)效不彰
上傳時(shí)間： 2013-11-09
上傳用戶：chengxin
對(duì)于電子產(chǎn)品設(shè)計(jì)師尤其是線路板設(shè)計(jì)人員來說，產(chǎn)品的可制造性設(shè)計(jì)（Design For Manufacture，簡(jiǎn)稱DFM）是一個(gè)必須要考慮的因素，如果線路板設(shè)計(jì)不符合可制造性設(shè)計(jì)要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計(jì)的產(chǎn)品根本無法制造出來。目前通孔插裝技術(shù)（Through Hole Technology，簡(jiǎn)稱THT）仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競(jìng)爭(zhēng)力。本文介紹一些和通孔插裝有關(guān)的DFM方法，這些原則從本質(zhì)上來講具有普遍性，但不一定在任何情況下都適用，不過，對(duì)于與通孔插裝技術(shù)打交道的PCB設(shè)計(jì)人員和工程師來說相信還是有一定的幫助。1、排版與布局在設(shè)計(jì)階段排版得當(dāng)可避免很多制造過程中的麻煩。（1）用大的板子可以節(jié)約材料，但由于翹曲和重量原因，在生產(chǎn)中運(yùn)輸會(huì)比較困難，它需要用特殊的夾具進(jìn)行固定，因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi)，這樣有助于在產(chǎn)品更換時(shí)縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機(jī)時(shí)間，而且板面尺寸種類少還可以減少波峰焊溫度曲線的數(shù)量。（2）在一個(gè)板子里包含不同種拼板是一個(gè)不錯(cuò)的設(shè)計(jì)方法，但只有那些最終做到一個(gè)產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計(jì)。（3）在板子的周圍應(yīng)提供一些邊框，尤其在板邊緣有元件時(shí)，大多數(shù)自動(dòng)裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。（4）盡量在板子的頂面(元件面)進(jìn)行布線，線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線，因?yàn)樯a(chǎn)過程中都是通過板邊進(jìn)行抓持，邊上的線路會(huì)被波峰焊設(shè)備的卡爪或邊框傳送器損壞。（5）對(duì)于具有較多引腳數(shù)的器件（如接線座或扁平電纜），應(yīng)使用橢圓形焊盤而不是圓形，以防止波峰焊時(shí)出現(xiàn)錫橋(圖1)。
上傳時(shí)間： 2013-10-26
上傳用戶：gaome
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
針對(duì)三維視覺測(cè)量中棋盤格標(biāo)定板的角點(diǎn)檢測(cè)，給出了基于單應(yīng)性矩陣這一計(jì)算機(jī)視覺重要工具為基礎(chǔ)的檢測(cè)方法。首先通過點(diǎn)選得到待測(cè)角點(diǎn)外接四邊形的4個(gè)角點(diǎn)坐標(biāo)，接著利用單應(yīng)性矩陣映射得到所有角點(diǎn)的初始位置，最后綜合內(nèi)插值法、Harris算子、Forstner算子、SVD方法等方法對(duì)所有角點(diǎn)進(jìn)一步精確定位。實(shí)驗(yàn)表明，該方法對(duì)棋盤格角點(diǎn)位置檢測(cè)效果好，能夠滿足實(shí)際應(yīng)用要求。
標(biāo)簽： 矩陣 角點(diǎn)檢測(cè)
上傳時(shí)間： 2013-11-23
上傳用戶：zhichenglu
本文具體介紹了怎樣利用Intel公司的8051單片機(jī)設(shè)計(jì)和實(shí)現(xiàn)一款低成本的可配置性的單路電話計(jì)費(fèi)器。
標(biāo)簽： Intel 8051 單片機(jī)設(shè)計(jì) 可配置性
上傳時(shí)間： 2014-01-18
上傳用戶：shawvi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
