99thz桃花论族在线播放,国精产品一区一区三区mba视频,日韩深夜视频

缺陷識別

基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計

文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求，我們采用了硬件報警，缺陷回波峰值包絡(luò)存儲等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測系統(tǒng)設(shè)計奠定基礎(chǔ)

標(biāo)簽： FPGA 八通道超聲探傷系統(tǒng)設(shè)計

上傳時間： 2013-10-13

上傳用戶：1421706030
印制板可制造性設(shè)計

內(nèi)容大綱 • DFX規(guī)范簡介 • 印制板DFM • 印制板DFA • 印制板制造過程中常見的設(shè)計缺陷

標(biāo)簽： 印制板可制造性

上傳時間： 2013-11-03

上傳用戶：旭521
《新編印制電路板（PCB）故障排除手冊》

根據(jù)目前印制電路板制造技術(shù)的發(fā)展趨勢，印制電路板的制造難度越來越高，品質(zhì)要求也越來越嚴(yán)格。為確保印制電路板的高質(zhì)量和高穩(wěn)定性，實現(xiàn)全面質(zhì)量管理和環(huán)境控制，必須充分了解印制電路板制造技術(shù)的特性，但印制電路板制造技術(shù)是綜合性的技術(shù)結(jié)晶，它涉及到物理、化學(xué)、光學(xué)、光化學(xué)、高分子、流體力學(xué)、化學(xué)動力學(xué)等諸多方面的基礎(chǔ)知識，如材料的結(jié)構(gòu)、成份和性能：工藝裝備的精度、穩(wěn)定性、效率、加工質(zhì)量；工藝方法的可行性；檢測手段的精度與高可靠性及環(huán)境中的溫度、濕度、潔凈度等問題。這些問題都會直接和間接地影響到印制電路板的品質(zhì)。由于涉及到的方面與問題比較多，就很容易產(chǎn)生形形色色的質(zhì)量缺陷。為確?！邦A(yù)防為主，解決問題為輔”的原則的貫徹執(zhí)行，必須認(rèn)真地了解各工序最容易出現(xiàn)及產(chǎn)生的質(zhì)量問題，快速地采取工藝措施加以排除，確保生產(chǎn)能順利地進行。為此，特收集、匯總和整理有關(guān)這方面的材料，編輯這本《印制電路板故障排除手冊》供同行參考。

標(biāo)簽： PCB 印制電路板故障排除

上傳時間： 2013-11-13

上傳用戶：yiwen213
通孔插裝PCB的可制造性設(shè)計

對于電子產(chǎn)品設(shè)計師尤其是線路板設(shè)計人員來說，產(chǎn)品的可制造性設(shè)計（Design For Manufacture，簡稱DFM）是一個必須要考慮的因素，如果線路板設(shè)計不符合可制造性設(shè)計要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計的產(chǎn)品根本無法制造出來。目前通孔插裝技術(shù)（Through Hole Technology，簡稱THT）仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關(guān)的DFM方法，這些原則從本質(zhì)上來講具有普遍性，但不一定在任何情況下都適用，不過，對于與通孔插裝技術(shù)打交道的PCB設(shè)計人員和工程師來說相信還是有一定的幫助。1、排版與布局在設(shè)計階段排版得當(dāng)可避免很多制造過程中的麻煩。（1）用大的板子可以節(jié)約材料，但由于翹曲和重量原因，在生產(chǎn)中運輸會比較困難，它需要用特殊的夾具進行固定，因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi)，這樣有助于在產(chǎn)品更換時縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機時間，而且板面尺寸種類少還可以減少波峰焊溫度曲線的數(shù)量。（2）在一個板子里包含不同種拼板是一個不錯的設(shè)計方法，但只有那些最終做到一個產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計。（3）在板子的周圍應(yīng)提供一些邊框，尤其在板邊緣有元件時，大多數(shù)自動裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。（4）盡量在板子的頂面(元件面)進行布線，線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線，因為生產(chǎn)過程中都是通過板邊進行抓持，邊上的線路會被波峰焊設(shè)備的卡爪或邊框傳送器損壞。（5）對于具有較多引腳數(shù)的器件（如接線座或扁平電纜），應(yīng)使用橢圓形焊盤而不是圓形，以防止波峰焊時出現(xiàn)錫橋(圖1)。

標(biāo)簽： PCB 通孔插裝可制造性

上傳時間： 2013-10-26

上傳用戶：gaome
采用高速串行收發(fā)器Rocket I/O實現(xiàn)數(shù)據(jù)率為2.5 G

摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。

標(biāo)簽： Rocket 2.5 高速串行收發(fā)器

上傳時間： 2013-10-13

上傳用戶：lml1234lml
基于FPGA的高速串行傳輸接口研究與實現(xiàn)

摘　要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO?；贛L505開發(fā)平臺構(gòu)建了一個高速串行數(shù)據(jù)傳輸系統(tǒng),重點說明了該系統(tǒng)采用RocketIO實現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計方案。實現(xiàn)并驗證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?biāo),為后續(xù)采用FPGA實現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當(dāng)前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設(shè)計存在的缺陷。在實際設(shè)計應(yīng)用中,采用現(xiàn)場可編程門陣列( FPGA)實現(xiàn)高速串行接口是一種性價比較高的技術(shù)途徑。

標(biāo)簽： FPGA 高速串行傳輸接口

上傳時間： 2013-10-22

上傳用戶：semi1981
IC封裝製程簡介(IC封裝制程簡介)

半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。

標(biāo)簽： 封裝 IC封裝制程

上傳時間： 2013-11-04

上傳用戶：372825274
基于機器視覺的銑刀幾何參數(shù)測量

為了提高pcb銑刀魚尾槽切削的精度和效率，設(shè)計了一套影像檢測系統(tǒng)并研究銑刀刃面的圖像處理算法，根據(jù)銑刀刃面的特征，設(shè)計了專門的照明系統(tǒng)來獲取清晰的，變形小的銑刀刃面圖像，采用邊緣檢測算法對圖像進行邊緣提取，并對所提取的邊緣采用基于空間矩的亞像素算法進行圖像邊緣的亞像素定位，然后采用直線擬合等一系列算法對銑刀刃面圖像進行尺寸計算和缺陷檢測。、

標(biāo)簽： 機器視覺幾何參數(shù)測量銑刀

上傳時間： 2013-10-21

上傳用戶：梧桐
CAN_煤礦應(yīng)用

煤礦安全無疑已成為社會關(guān)注的熱點，不僅對社會經(jīng)濟有影響，更關(guān)乎礦業(yè)人員的生命安全。產(chǎn)生煤礦安全隱患的原因之一是對有害情況的監(jiān)測和控制存在一些缺陷；并且，煤礦中各種類型系統(tǒng)相互獨立，信息不互通，也是造成統(tǒng)一管理不便的原因。隨著國家對煤礦安全生產(chǎn)的管理越來越規(guī)范，加強了對煤礦安全生產(chǎn)的監(jiān)管力度，要求對礦井設(shè)備不僅有更全面的功能，通訊也要更加的實時可靠，以便及時了解與查詢現(xiàn)場安全監(jiān)測監(jiān)控信息。

標(biāo)簽： CAN

上傳時間： 2015-01-02

上傳用戶：hzy5825468
PLC發(fā)短信圖文教程

為了實現(xiàn)無人值守，在設(shè)備發(fā)生故障時，通過短信或者撥號的方式，通知值班人員，在PLC控制系統(tǒng)中獲得了廣泛的應(yīng)用。傳統(tǒng)的實現(xiàn)方式一般采取通過PLC的通訊口外接短信貓的方式，通過PLC的自由通訊協(xié)議，控制PLC發(fā)出短信。此類方案缺陷在于：

標(biāo)簽： PLC 短信圖文教程

上傳時間： 2013-10-10

上傳用戶：silenthink

<li id="g4oo8"></li>