<li id="im22q"></li>
在機(jī)器人的廣泛應(yīng)用中，為了獲取各種參數(shù)和數(shù)據(jù)，確定各機(jī)器人基站的相對位置是極為重要的。為了安全和節(jié)省成本，對傳感器網(wǎng)絡(luò)采用了時延差定位算法和頻分復(fù)用傳輸模式，即可獲得傳感器網(wǎng)絡(luò)節(jié)點(diǎn)的相對位置。定位系統(tǒng)的搭建包括發(fā)射和接收兩部分，并采用了水聲換能器進(jìn)行電-聲轉(zhuǎn)換和聲-電轉(zhuǎn)換。通過測試，該定位系統(tǒng)利用測試發(fā)射和接收信號之間的時間間隔，得到水下機(jī)器人傳感器網(wǎng)絡(luò)的相對位置，且滿足一定的定位精度。
標(biāo)簽： 時延 頻分復(fù)用 節(jié)點(diǎn)定位
上傳時間： 2013-10-20
上傳用戶：hebanlian
為實(shí)現(xiàn)寬帶數(shù)字陣列各陣元傳輸時延的精確補(bǔ)償,引入分?jǐn)?shù)時延濾波器。通過對一種分?jǐn)?shù)時延濾波器設(shè)計(jì)方法及寬帶數(shù)字陣波束形成原理的分析,提出針對有載波寬帶雷達(dá)信號的接收波束形成實(shí)現(xiàn)結(jié)構(gòu)。
標(biāo)簽： 分?jǐn)?shù) 時延 寬帶 數(shù)字陣列
上傳時間： 2013-10-21
上傳用戶：青春給了作業(yè)95
文中首先研究了廣義K分布模型及其統(tǒng)計(jì)特性,得到了相關(guān)系數(shù)之間的非線性關(guān)系。從而利用零記憶非線性變換(ZMNL)方法仿真了相關(guān)廣義K分布雜波,給出了基于ZMNL法的相關(guān)廣義K分布雜波序列仿真原理和算法流程圖,并仿真了幾種經(jīng)典的特殊廣義K分布。
標(biāo)簽： ZMNL K分布 廣義 寬帶雷達(dá)
上傳時間： 2013-10-24
上傳用戶：cccole0605
該電路集包括了從業(yè)界享有盛名的公司搜集到的大量最新電路，體現(xiàn)了豐富的設(shè)計(jì)思想。為便于讀者理解和應(yīng)用這些電路，本書幾乎對每個電路都附有簡要說明。$ C' I" t% P5 l3 V. l0 K, B 本書可供電子技術(shù)工作者、高等院校和中等專科學(xué)校師生、電子愛好者閱讀和參考。( H& s, \, z6 ~% D: @
上傳時間： 2013-10-19
上傳用戶：songnanhua
//------------------------------------------------------------------------------------//此程序?yàn)锳DC轉(zhuǎn)換程序，可以選擇向ADC0BUSY寫1或用定時器0,1,2,3作為ADC的啟動信號。////------------------------------------------------------------------------------------//頭文件定義//------------------------------------------------------------------------------------//#include <c8051f330.h> #include <stdio.h> //-----------------------------------------------------------------------------// 定義16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0 = 0xbd; sfr16 TMR0RL = 0xca; sfr16 TMR1RL = 0xca; sfr16 TMR2RL =0xca; sfr16 TMR3RL =0xca; sfr16 TMR0 = 0xCC; sfr16 TMR1 = 0xCC; sfr16 TMR2 = 0xcc; sfr16 TMR3 = 0xcc; //-----------------------------------------------------------------------------// 全局變量定義//-----------------------------------------------------------------------------char i;int result; //-----------------------------------------------------------------------------//定義常量//-----------------------------------------------------------------------------#define SYSCLK 49000000 #define SAMPLE_RATE 50000 //------------------------------------------------------------------------------------// 定義函數(shù)//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) { int ADCRESULT[50] ; int k; PCA0MD &= ~0x40; // 禁止看門狗 SYSCLK_Init (); PORT_Init (); Timer0_Init (SYSCLK/SAMPLE_RATE); //Timer1_Init (SYSCLK/SAMPLE_RATE); //選擇相應(yīng)的啟動方式 //Timer2_Init (SYSCLK/SAMPLE_RATE); //Timer3_Init (SYSCLK/SAMPLE_RATE); ADC0_Init(); EA=1; while(1) { //ADC0_CNVS_ADC0h(); k=ADC0; ADCRESULT[i]=result; //此處設(shè)斷點(diǎn)，觀察ADCRESULT的結(jié)果 } }
上傳時間： 2013-10-13
上傳用戶：SimonQQ
USB Anaslyst-I分析儀軟件 安裝程序
標(biāo)簽： Anaslyst-I USB 分析儀 軟件
上傳時間： 2013-10-09
上傳用戶：qijian11056
USB Anaslyst-I分析儀軟件 安裝程序
標(biāo)簽： Anaslyst-I USB 分析儀 軟件
上傳時間： 2013-11-17
上傳用戶：yczrl
Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
PCB線寬和電流關(guān)系公式 先計(jì)算Track的截面積，大部分PCB的銅箔厚度為35um（即 1oz）它乘上線寬就是截面積，注意換算成平方毫米。 有一個電流密度經(jīng)驗(yàn)值，為15~25安培/平方毫米。把它稱上截面積就得到通流容量。 I=KT（0.44）A（0.75）， 括號里面是指數(shù)， K為修正系數(shù)，一般覆銅線在內(nèi)層時取0.024，在外層時取0.048 T為最大溫升，單位為攝氏度（銅的熔點(diǎn)是1060℃） A為覆銅截面積，單位為square mil. I為容許的最大電流，單位為安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍數(shù)關(guān)系，與公式不符 ？
上傳時間： 2013-11-12
上傳用戶：ljd123456
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-06
上傳用戶：wentianyou
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<acronym id="oq642"></acronym>