介紹了MSK信號(hào)的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案；采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點(diǎn)論述了串/并變換、差分編碼、數(shù)控振蕩器的實(shí)現(xiàn)，用原理圖輸入、VHDL語言設(shè)計(jì)相結(jié)合的多種設(shè)計(jì)方法，分別實(shí)現(xiàn)了各模塊的具體設(shè)計(jì)，并給出了其在QuartusII環(huán)境下的仿真結(jié)果。結(jié)果表明，基于FPGA的MSK調(diào)制器，設(shè)計(jì)簡(jiǎn)單，便于修改和調(diào)試，性能穩(wěn)定。
標(biāo)簽： FPGA MSK 制器設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：dvfeng
本文結(jié)合研究所科研項(xiàng)目需要，基于16 位高速ADC 芯片LTC2204，設(shè)計(jì)了一種滿足課題要求的高速度高性能的16 位模數(shù)轉(zhuǎn)換板卡方案。該方案中的輸入電路和時(shí)鐘電路采用差分結(jié)構(gòu)，輸出電路采用鎖存器隔離結(jié)構(gòu)，電源電路采用了較好的去耦措施，并且注重了板卡接地設(shè)計(jì)，使其具有抗噪聲干擾能力強(qiáng)、動(dòng)態(tài)性能好、易實(shí)現(xiàn)的特點(diǎn)。
標(biāo)簽： 模數(shù)轉(zhuǎn)換 模塊 動(dòng)態(tài) 性能測(cè)試
上傳時(shí)間： 2013-11-10
上傳用戶：cc1
運(yùn)算放大器作為模擬集成電路設(shè)計(jì)的基礎(chǔ)，同時(shí)作為DAC校準(zhǔn)電路的一部分，本次設(shè)計(jì)一個(gè)高增益全差分跨導(dǎo)型運(yùn)算放大器。
標(biāo)簽： 增益 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2013-10-31
上傳用戶：dvfeng
The LT®6552 is a specialized dual-differencing 75MHzoperational amplifier ideal for rejecting common modenoise as a video line receiver. The input pairs are designedto operate with equal but opposite large-signal differencesand provide exceptional high frequency commonmode rejection (CMRR of 65dB at 10MHz), therebyforming an extremely versatile gain block structure thatminimizes component count in most situations. The dualinput pairs are free to take on independent common modelevels, while the two voltage differentials are summedinternally to form a net input signal.
上傳時(shí)間： 2014-12-23
上傳用戶：13691535575
A fully differential amplifi er is often used to converta single-ended signal to a differential signal, a designwhich requires three signifi cant considerations: theimpedance of the single-ended source must match thesingle-ended impedance of the differential amplifi er,the amplifi er’s inputs must remain within the commonmode voltage limits and the input signal must be levelshifted to a signal that is centered at the desired outputcommon mode voltage.
上傳時(shí)間： 2013-11-09
上傳用戶：wweqas
Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.
標(biāo)簽： 單端應(yīng)用 差分 放大器
上傳時(shí)間： 2013-11-23
上傳用戶：rocketrevenge
模擬轉(zhuǎn)換器性能不只依賴分辨率規(guī)格 大量的模數(shù)轉(zhuǎn)換器(ADC)使人們難以選擇最適合某種特定應(yīng)用的ADC器件。工程師們選擇ADC時(shí)，通常只注重位數(shù)、信噪比(SNR)、諧波性能，但是其它規(guī)格也同樣重要。本文將介紹ADC器件最易受到忽視的九項(xiàng)規(guī)格，并說明它們是如何影響ADC性能的。 1. SNR比分辨率更為重要。 ADC規(guī)格中最常見的是所提供的分辨率，其實(shí)該規(guī)格并不能表明ADC器件的任何能力。但可以用位數(shù)n來計(jì)算ADC的理論SNR： 不 過工程師也許并不知道，熱噪聲、時(shí)鐘抖動(dòng)、差分非線性(DNL)誤差以及其它參數(shù)異常都會(huì)限制ADC器件的SNR。對(duì)于高性能高分辨率轉(zhuǎn)換器尤其如此。一 些數(shù)據(jù)表提供有效位數(shù)(ENOB)規(guī)格，它描述了ADC器件所能提供的有效位數(shù)。為了計(jì)算ADC的ENOB值，應(yīng)把測(cè)量的SNR值放入上述公式，并求解 n。
上傳時(shí)間： 2014-12-22
上傳用戶：z240529971
為提高產(chǎn)品的可靠性、設(shè)計(jì)和功能,本文所有信息若有變更,恕不提前通知。本文信息也不作為廠商的任何承諾。 任何情況下,包括已警告了的各種損壞的可能性,廠商均不負(fù)責(zé)直接的、非直接的、特殊的或偶然的因不正當(dāng)使用本產(chǎn)品或文件所造成的損壞。 本文包含受版權(quán)保護(hù)的信息，版權(quán)所有。未經(jīng)廠商書面同意,不得以機(jī)械的、電子的或其它任何方式進(jìn)行復(fù)制。
上傳時(shí)間： 2013-10-14
上傳用戶：壞壞的華仔
設(shè)計(jì)了一種用于高速ADC中的全差分套筒式運(yùn)算放大器.從ADC的應(yīng)用指標(biāo)出發(fā),確定了設(shè)計(jì)目標(biāo),利用開關(guān)電容共模反饋、增益增強(qiáng)等技術(shù)實(shí)現(xiàn)了一個(gè)可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運(yùn)算放大器.基于SMIC 0.13 μm,3.3 V工藝,Spectre仿真結(jié)果表明,該運(yùn)放可以達(dá)到105.8 dB的增益,單位增益帶寬達(dá)到983.6 MHz,而功耗僅為26.2 mW.運(yùn)放在4 ns的時(shí)間內(nèi)可以達(dá)到0.01%的建立精度,滿足系統(tǒng)設(shè)計(jì)要求.
標(biāo)簽： 增益 增強(qiáng)型 運(yùn)算放大器
上傳時(shí)間： 2013-10-16
上傳用戶：563686540
低電壓差分信號(hào)(LVDS)是一種高速點(diǎn)到點(diǎn)應(yīng)用通信標(biāo)準(zhǔn)。多點(diǎn)LVDS (M-LVDS)則是一種面向多點(diǎn)應(yīng)用的類似標(biāo)準(zhǔn)。LVDS和M-LVDS均使用差分信號(hào)，通過這種雙線式通信方法，接收器將根據(jù)兩個(gè)互補(bǔ)電信號(hào)之間的電壓差檢測(cè)數(shù)據(jù)。這樣能夠極大地改善噪聲抗擾度，并將噪聲輻射降至最低。
上傳時(shí)間： 2013-11-22
上傳用戶：fhjdliu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
