近年來，在鋼鐵材質質量檢測的研究領域，電磁無損檢測方法以其非破壞性和簡便快速的優(yōu)點取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質量檢測還存在許多難題.如用傳統(tǒng)檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況，論文將先進的SOPC技術應用到鋼鐵件的電磁無損檢測中。SOPC技術將處理器、存儲器、IO接口、各種外圍設備等系統(tǒng)設計需要的部件集成到一個可編程邏輯器件上，構建成一個可編程的片上系統(tǒng)。 論文詳細論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎，并在此基礎上給出了總體設計方案。全文著重敘述了系統(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個設計過程。利用QuartusⅡ自定義外設和Avalon總線多主并行處理的特點，采用Vefilog HDL，語言實現(xiàn)激勵信號發(fā)生器和高速數(shù)據(jù)采集器，使得信號激勵和信號采集在同一片芯片中實現(xiàn)，從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數(shù)的敏感反應，必須抑制由此引入的多種因素的干擾，利用FIR數(shù)字濾波和相關方法從眾多的干擾信號中提取出有效信號的幅度和相位，同時利用NiosⅡC2H功能對濾波模塊進行硬件加速處理，大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進行無損檢測。最后運用此電磁無損檢測系統(tǒng)對軸承鋼的硬度進行了定性測試，取得了較好的檢測結果。 試驗結果表明，將SOPC技術應用到電磁無損檢測系統(tǒng)中，系統(tǒng)的檢測速度和檢測精度都有所提高，并使得整個系統(tǒng)在規(guī)模、可靠性、性能指標、開發(fā)成本、產品維護及硬件升級等多方面實現(xiàn)了優(yōu)化。
上傳時間： 2013-06-04
上傳用戶：13081287919
差分跳頻(DFH)是集跳頻圖案、信息調制與解調于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術的研究還處于初始階段，目前還不太成熟，離實際應用還有一段距離。 本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究，用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結構，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現(xiàn)差分跳頻的各種功能，從基于硬件的設計方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現(xiàn)方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設計。最后根據(jù)設計方案制作基于FPGA的電路板。 設計中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計，以便能夠在所有廠家的FPGA芯片中移植。
上傳時間： 2013-07-22
上傳用戶：yezhihao
數(shù)字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現(xiàn)代雷達系統(tǒng)的重要部件。現(xiàn)代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現(xiàn)代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎上提出了一種便于工程實現(xiàn)的設計方法，給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實現(xiàn)的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現(xiàn)是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數(shù)字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現(xiàn)了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對采用的數(shù)字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優(yōu)越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
在中、大規(guī)模電子系統(tǒng)的設計中，系統(tǒng)地綜合運用信號完整性技術可以 帶來很多好處，如縮短研發(fā)周期、降低產品成本、降低研發(fā)成本、提高產品性能 、提高產品可靠性。 數(shù)字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設 計工程師需要通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干 擾能力精確分配給各種噪聲，經(jīng)過精心設計和權衡，控制總噪聲不超過電路的抗 干擾能力，保證產品性能的可靠實現(xiàn)。
上傳時間： 2013-05-18
上傳用戶：crazykook
回波消除器廣泛應用于公用電話交換網(wǎng)(PSTN)、移動通信系統(tǒng)和視頻電話會議系統(tǒng)等多種語音通信領域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠端語音信號通過混合線圈時產生一定泄漏，一部分信號又傳回遠端，產生線路回波，回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究，設計并實現(xiàn)了滿足實用要求的基于FPGA平臺的回波消除器。 首先，對回波產生原理和目前幾種常用回波消除算法進行了分析，在研究自適應回波消除器的各個模塊，特別是深入分析各種自適應濾波算法和雙講檢測算法，綜合考慮各種算法的運算復雜度和性能的情況下，這里采用NLMS算法實現(xiàn)自適應回波消除器。針對傳統(tǒng)雙講檢測算法在近端語音幅度較低情況下容易產生誤判的情況，給出一種基于子帶濾波器組的改進雙講檢測算法。 本文首先使用C語言實現(xiàn)回波消除器的各個模塊，其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產生模塊。經(jīng)過仿真測試，相關模塊算法能夠有效提高回波消除器性能。在此基礎上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實現(xiàn)各功能模塊，并通過模塊級和系統(tǒng)級功能仿真以及時序仿真驗證，最終在現(xiàn)場可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺上實現(xiàn)回波消除系統(tǒng)。本文詳細闡述了基于FPGA的設計流程與設計方法，并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機的設計過程。 根據(jù)ITU-T G.168標準提出的測試要求，本文塒基于FPGA設計實現(xiàn)的自適應回波消除系統(tǒng)進行大量主客觀測試。經(jīng)過測試，各項性能指標均達到或超過G.168標準的要求，具有良好的回波消除效果。
上傳時間： 2013-06-18
上傳用戶：qwe1234
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I域得到了廣泛應用。 近年來，集成電路和數(shù)字通信技術飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調制，輸出中頻信號。本文具體內容總結如下: 1.介紹國內數(shù)字電視發(fā)展狀況、國內國際的數(shù)字電視標準，并詳細介紹國內有線電視的系統(tǒng)組成及QAM調制器的發(fā)展過程。 2.研究了QAM調制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間： 2013-07-05
上傳用戶：leehom61
高精度的信號源是各種測試和實驗過程中不可缺少的工具，在通信、雷達、測量、控制、教學等領域應用十分廣泛。傳統(tǒng)的頻率合成方法設計的信號源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術的發(fā)展要求，直接數(shù)字合成（Direct Digital Synthesis）DDS技術可以提供高性能、高頻高精度的信號源，方便地獲得分辨率高且相位連續(xù)的信號，基于FPGA的DDS技術提供了升級方便并且成本低廉的解決方案。 本文對DDS的基本原理和輸出頻譜特性進行理論分析，總結出雜散分布規(guī)律。同時以DDS的頻譜分析為基礎，給出了幾種改善雜散的方法。本文結合相關文獻資料采用傅立葉變換的方法對相位截斷時DDS雜散信號的頻譜特性進行了研究，得到了雜散分布的規(guī)律性結論，并應用在程序設計程中；DDS技術的實現(xiàn)依賴于高速、高性能的數(shù)字器件，本文將FPGA器件和DDS技術相結合，確定了FPGA器件的整體設計方案，詳細說明了各個模塊的功能和設計方法，并對其關鍵部分進行了優(yōu)化設計，從而實現(xiàn)了波形發(fā)生器數(shù)字電路部分的功能。軟件部分采用模塊設計方法，十分方便調試。為了得到滿足設計要求的模擬波形，本文還設計了幅度調節(jié)、D/A轉換和低通濾波等外圍硬件電路。 實驗結果表明，本文設計的基于DDS技術的多波形信號源基本能夠滿足普通學生實驗室的要求。
標簽： FPGA 算法 數(shù)字頻率合成器
上傳時間： 2013-06-11
上傳用戶：woshiayin
有源濾波器實際上是一種具有特定頻率響應的放大器。它是在運算放大器的基礎上增加一些R、C等無源元件而構成的。 通常有源濾波器分為： 低通濾波器（LPF） 高通濾波器（HPF） 帶通濾波器（BPF） 帶阻濾波器（BEF） 它們的幅度頻率特性曲線如圖13.01所示。
上傳時間： 2013-06-25
上傳用戶：hxy200501
實現(xiàn)4種常見波形正弦、三角、鋸齒、方波（A、B）的頻率、幅度可控輸出（方波A的占空比也是可控的），可以存儲任意波形特征數(shù)據(jù)并能重現(xiàn)該波形，還可完成各種波形的線形疊加輸出。
上傳時間： 2013-04-24
上傳用戶：vendy
EDA工程建模及其管理方法研究2 1 隨著微電子技術與計算機技術的日益成熟，電子設計自動化(EDA)技術在電子產品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設計應用中顯得越來越重要。EDA技術采用“自上至下”的設計思想，允許設計人員能夠從系統(tǒng)功能級或電路功能級進行產品或芯片的設計，有利于產品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設計項目的協(xié)作開發(fā)效率，降低新產品的研發(fā)成本。 近十年來，EDA電路設計技術和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進入了深亞微米的階段，其復雜程度以每年58％的幅度迅速增加，芯片設計的抽象層次越來越高，而產品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復雜。從前期的整體設計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實行多人分組協(xié)作。由此可見，如何提高設計的抽象層次，在較短時間內設計出較高性能的芯片，如何改進EDA工程管理，保證芯片在多組協(xié)作設計下的兼容性和穩(wěn)定性，已經(jīng)成為當前EDA工程中最受關注的問題。
上傳時間： 2013-11-10
上傳用戶：yan2267246
