文章首先分析比較了光伏并網(wǎng)逆變器的各種主電路結(jié)構(gòu)優(yōu)缺點(diǎn)，提出適合小 功率光伏系統(tǒng)的兩級(jí)式并網(wǎng)結(jié)構(gòu)，并對(duì)前級(jí)DC-DC電路和后級(jí)DC-AC分別進(jìn)行 了電路結(jié)構(gòu)的選擇。
上傳時(shí)間： 2013-06-14
上傳用戶(hù)：jjj0202
周立功的一份文檔，介紹源碼公開(kāi)的MCS-51單片機(jī)宏匯編器，本是一應(yīng)屆生的習(xí)作，是學(xué)習(xí)編譯原理和C程序設(shè)計(jì)的“靶子”，雖然該軟件未完全達(dá)到滿意效果，不過(guò)與Keil公司的A51配合起來(lái)使用還是不錯(cuò)的。
上傳時(shí)間： 2013-05-19
上傳用戶(hù)：axxsa
基于FPGA技術(shù)的HDLC幀收發(fā)器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-05-24
上傳用戶(hù)：lindor
基于H.264的自適應(yīng)環(huán)路濾波器的硬件設(shè)計(jì)與FPGA驗(yàn)證
標(biāo)簽： 環(huán)路濾波器 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：372825274
USBISP下載器驅(qū)動(dòng)USBISP下載器驅(qū)動(dòng)及說(shuō)明(USBISP配置用戶(hù)用)\RZ-USBISP使用說(shuō)明
標(biāo)簽： USBISP 下載器 驅(qū)動(dòng)
上傳時(shí)間： 2013-07-03
上傳用戶(hù)：coeus
自上個(gè)世紀(jì)九十年代以來(lái)，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問(wèn)題，開(kāi)創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱(chēng)方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開(kāi)；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開(kāi)系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語(yǔ)音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語(yǔ)言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語(yǔ)音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開(kāi)發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語(yǔ)音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開(kāi)堅(jiān)實(shí)的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：xaijhqx
波束形成模塊是聲納信號(hào)處理系統(tǒng)中的核心部分，其作用為在空域上加強(qiáng)來(lái)自某一方向的信號(hào)，抑制干擾，同時(shí)探測(cè)目標(biāo)的方位。因此，波束形成模塊的研究在水下探測(cè)器、水下武器引信等聲納系統(tǒng)中顯得尤為重要。本文基于陣列波束形成的原理對(duì)圓陣自適應(yīng)波束形成展開(kāi)了比較深入的研究。 首先，本文概述了聲納波束形成的研究背景和研究現(xiàn)狀。基于本課題所研究的主動(dòng)聲納模型，分析了主動(dòng)聲納信號(hào)，提出應(yīng)用復(fù)基帶信號(hào)進(jìn)行波束形成的方案；對(duì)接收波束形成的原理和方法進(jìn)行了比較詳細(xì)的推導(dǎo)和論述。 其次，本文重點(diǎn)對(duì)均勻圓形陣列流形的波束形成作了詳細(xì)分析和波束圖函數(shù)推導(dǎo)，并且應(yīng)用MATLAB軟件進(jìn)行了仿真分析。然后對(duì)LMS自適應(yīng)算法進(jìn)行了介紹，由對(duì)LMS算法的分析推導(dǎo)了DLMS算法，并對(duì)LMS算法和DLMS算法進(jìn)行了分析，并將DLMS算法應(yīng)用于均勻圓陣波束形成。仿真結(jié)果表明，基于FIR濾波架構(gòu)的DLMS算法以犧牲部分收斂速度為代價(jià)，可獲得高速并行處理能力。DLMS自適應(yīng)波束形成方法能使目標(biāo)方向信號(hào)加強(qiáng)，同時(shí)將干擾信號(hào)零陷。 最后，本文介紹了基于FPGA的并行度為2的8陣元DLMS自適應(yīng)波束形成設(shè)計(jì)思路以及實(shí)現(xiàn)方法。系統(tǒng)的整體結(jié)構(gòu)采用了并行處理架構(gòu)，而在單個(gè)支路采用了流水線技術(shù)。并應(yīng)用硬件描述(VHDL)語(yǔ)言在QuartusⅡ4.0環(huán)境下設(shè)計(jì)了各軟件模塊和功能仿真。
標(biāo)簽： 聲納 自適應(yīng)波束
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：moonkoo7
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-06-03
上傳用戶(hù)：aa54
在知網(wǎng)上下載的，花了不少錢(qián)的，很好的資料，拿來(lái)和大家一塊學(xué)習(xí)交流
上傳時(shí)間： 2013-06-19
上傳用戶(hù)：奇奇奔奔
c8051編程器資料，u-ec2,u-ec5,u-pdc 資料
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：1134473521
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
