圖像采集是數字化圖像處理的第一步，開發圖像采集平臺是視覺系統開發的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統設計所要完成的首要目標
標簽： 高速圖像采集
上傳時間： 2013-04-24
上傳用戶：waitingfy
8051單片機配套的SD卡-SDHC卡扇區讀寫測試
上傳時間： 2013-04-24
上傳用戶：打算打算
目前的國內的CCD高清攝相頭能夠輸出一組視頻信號和數字圖像信號，雖然視頻信號能夠直接在監視器顯示，但是輸出的數字圖像信號占用存儲空間太大，不便于進行傳輸。本文設計了一種基于FPGA的數字圖像壓縮卡。 在過去的十幾年中，國際標準化組織制訂了一系列的國際視頻編碼標準并廣泛應用到各種領域。It.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 新發展的H．264/AVC比原有的視頻編碼標準大幅度提高了編碼效率，但其運算復雜度也大大增加，本文簡要分析了H．264/AVC的復雜度及其優化的途徑，給出了主要模塊的優化算法實驗結果。 H．264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，主要不同有：增強的運動預測能力，準確匹配的較小塊變換，自適應環內濾波器，增強的熵編碼。測試結果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時，增加了一個數量級的復雜度。實際中恰當地使用H．264/AVC編碼工具可以較低的實現復雜度得到與復雜配置相當的編碼效率。故實際編碼系統開發需要在運算復雜性和編碼效率之間進行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復雜度，也成倍增加算法的復雜度。針對它們的作用和實現方法的不同，可采用不同的硬件實現方法。本文基于上述思路進行優化，具體的工作包括：針對去塊濾波的復雜性，本文提出一種適合硬件實現的算法，使其在節省了資源的同時，很好的達到了標準所定義的性能。針對變換量化的復雜性，本文提出一種既滿足整體的硬件流水結構，又極大的降低了硬件資源的實現方法。針對碼率控制的實現，本文提出了一種有別于傳統實現方式的算法，在保證實時性的同時，極大的提高了編碼器的性能。本文基于上述算法還進行Baseline Profile編碼器的研究，給出了一種實時編碼器結構，實現了對高清圖像格式(720P)的實時編碼，并將其和當前業界先進水平進行了對比，表明本文所實現得結構能夠達到當前業界的先進水平。
上傳時間： 2013-07-23
上傳用戶：yepeng139
單片機讀寫SD卡 配合arm芯片使用 包括一些基本函數
上傳時間： 2013-06-28
上傳用戶：sssnaxie
單片機驅動SD卡 包括一些基本的函數 方便應用
上傳時間： 2013-05-21
上傳用戶：stewart·
軟件開發環境：ISE 7.1i 硬件開發環境：紅色颶風II代－Xilinx版 1. 本實例用于控制開發板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數據，然后再將數據讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開發版上面驗證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調試下載文件。
上傳時間： 2013-04-24
上傳用戶：ZJX5201314
研制發射微小衛星，是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展，主要取決于微小衛星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發射方便、快捷靈活等。在衛星通信系統中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環節，可對這些不可避免的差錯進行檢測和糾正。 在微小衛星通信鏈路中，信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼，即內碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發錯誤，廣泛地用于空間通信中。 本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求，在用SystemView和C語言仿真的基礎上，用硬件描述語言Verilog設計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設計并實現了編碼譯碼的功能，表明本文設計的信道編解碼器的正確性和實用性，滿足了微小衛星通信分系統的技術要求。
上傳時間： 2013-08-01
上傳用戶：lili123
隨著我國信息化發展進程加快，信息化覆蓋面擴大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴重。同時，信息安全及其對經濟發展、國家安全和社會穩定的重大影響，正日益突出地顯現出來，受到越來越多的關注。在和平年代，通過對信息載體進行大規模的物理破壞，從而達到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標對準了信息載體中的數據，由于數據的易失性，計算機數據成為信息安全中的最大隱患，同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計算機數據的竊取，保護硬盤中的數據。破壞者在得到硬盤后，也不能夠得到硬盤中的數據，從而達到保護信息安全的目的。加密卡提供兩個符合ATA-6標準的接口，串接在主板IDE接口和硬盤之間。存儲在硬盤上的數據，是經過加密以后的加密數據；從硬盤上讀出的數據，必須經過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術實現IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點主要有以下幾個方面的內容：FPGA及VHDL語言的研究，ATA協議標準研究及IDE接口的FPGA實現。論文對ATA協議做了細致的研究，分析了硬盤接口的工作機制以及主機與硬盤之間的通信協議，并在此基礎上，重點研究了用FPGA的編程功能來實現一個計算機硬件底層接口協議的方法，詳細介紹了芯片的內部框圖及FPGA的軟件流程圖，提出了在實現過程中應注意的要點，最終用FPGA構建了一個雙向IDE硬盤通道，實現了兩套符合ATA-6規范的IDE接口。
上傳時間： 2013-08-02
上傳用戶：Ants
近年來，人們對無線數據和多媒體業務的需求迅猛增加，促進了寬帶無線通信新技術的發展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術已經廣泛應用于各種高速寬帶無線通信系統中。然而 OFDM 系統相比單載波系統更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現系統的時頻同步是 OFDM 系統中非常關鍵的技術。 本文討論了非同步對 OFDM 系統的影響，分析了當前用于 OFDM 系統中基于數據符號的同步算法，并簡單介紹非基于數據符號同步技術。基于數據符號的同步技術通過加入訓練符號或導頻等附加信息，并利用導頻或訓練符號的相關性實現時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術的快速發展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術和 Altera 公司制造的 FPGA 芯片的原理和結構特點進行了闡述，還介紹了在相關軟件平臺進行開發的系統流程。 論文在對基于數據符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數據有一定困難。基于循環前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優缺點，但可以根據不同的信道環境選用它們。
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。
上傳時間： 2013-05-22
上傳用戶：彭玖華
