用vb寫的紫微斗數命理程式, 程式會自動幫您排出命盤.
標簽： 程式
上傳時間： 2017-04-21
上傳用戶：ynwbosss
RFID模擬TAG跟READER之間通訊的程式 用來模擬防碰撞機制DFS跟QTA兩種演算法 為於研判RFID TAG-COLLISION問題的人應該有些幫助
標簽： RFID TAG-COLLISION READER DFS
上傳時間： 2013-12-31
上傳用戶：asdkin
實例3很好用的啊下啊快點下啊一下理蛔蟲 霜霉病
標簽：
上傳時間： 2013-12-20
上傳用戶：busterman
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
本文提出j以通用陣列邏輯器件GAL 和只讀存貯器EPROM 為核心器件．設計測量 顯示控制裝置的方法。配以數字式傳感器及用 最小二乘法編制的曲線自動分段椒合程序生成 的EPROM 中的數據．可用于力、溫度、光強等 非電量的測量顯示和控制。該裝置與采用微處 理器的電路相比．有相同的洲量精度，電路簡 單．而且保密性好
上傳時間： 2013-11-10
上傳用戶：langliuer
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
第 一 節 ispDesignEXPERT 簡 介 第 二 節 ispDesignEXPERT System 的 原 理 圖 輸 入 第 三 節 設 計 的 編 譯 與 仿 真 第 四 節 ABEL 語 言 和 原 理 圖 混 合 輸 入 第 五 節 ispDesignEXPERT System 中 VHDL 和Verilog 語 言 的 設 計 方 法 第 六 節 在 系 統 編 程 的 操 作 方 法 第 七 節 ModelSim 的 使 用 方 法 附 錄 一 ispDesignEXPERT System 上 機 實 習 題 附 錄 二 ispDesignEXPERT System 文 件 后 綴 及 其 含 義
上傳時間： 2015-06-22
上傳用戶：lmeeworm
WAP文章箮理，帶數據庫，用asp開發，無解壓密碼
標簽： WAP
上傳時間： 2013-12-17
上傳用戶：wl9454
這是采用瀟湘組件實現的文件上傳系統案理，需要resin或tomcat，可以用來上傳本科生計算機文化基礎的作業。
標簽： 文件上傳
上傳時間： 2015-07-18
上傳用戶：yepeng139
數值分析中的歐拉算法 本文建立在數值分析的理論基礎上，能夠在Matlab環境中運行，給出了理論分析、程序清單以及計算結果。更重要的是，還有詳細的對算法的框圖說明。首先運用Romberg積分方法對給出定積分進行積分，然後對得到的結果用插值方法，分別求出Lagrange插值多項式和Newton插值多項式，再運用最小二乘法的思想求出擬合多項式，最後對這些不同類型多項式進行比較，找出它們各自的優劣。
上傳時間： 2013-12-18
上傳用戶：yoleeson
<li id="6omga"></li>