高性能濾波器是現(xiàn)代信號處理的一種基本電路，傳統(tǒng)的設計思想和方法運算量大，存在優(yōu)化復雜的缺點。本文采用Pspice 的仿真優(yōu)化工具對二階低通濾波器基于通帶寬度的目標進行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標和仿
標簽： Pspice 低通濾波器 優(yōu)化設計 仿真分析
上傳時間： 2013-06-25
上傳用戶：1134473521
常用的實時數(shù)字信號處理的器件有可編程的數(shù)字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,使用FPGA來實現(xiàn)數(shù)字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現(xiàn)高速數(shù)字信號處理,突破了并行處理、流水級數(shù)的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內(nèi)外從事數(shù)字信號處理的研究者所青睞。 FIR數(shù)字濾波器以其良好的線性特性被廣泛使用,屬于數(shù)字信號處理的基本模塊之一。本論文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進行了研究,所做的主要工作如下： 1.介紹了FIR數(shù)字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法為濾波器的硬件實現(xiàn)算法,并對其進行了詳細的討論。針對分布式算法中查找表規(guī)模過大的缺點,采用優(yōu)化分布式算法的多塊查找表方式使得硬件規(guī)模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統(tǒng)要求為：定點16位輸入、定點12位系數(shù)、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結(jié)果與Matlab仿真結(jié)果進行對比分析。 仿真結(jié)果表明,本論文設計的濾波器硬件規(guī)模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設計的靈活性。
標簽： FPGA FIR 數(shù)字濾波器
上傳時間： 2013-06-06
上傳用戶：June
隨著現(xiàn)代工業(yè)的高速發(fā)展，電力系統(tǒng)的非線性負荷日益增多，嚴重地污染了電網(wǎng)的環(huán)境，威脅著電網(wǎng)中的各種電氣設備的安全經(jīng)濟運行，不論從保證電力系統(tǒng)和供電系統(tǒng)的安全經(jīng)濟運行或是從保證設備和人身的安全來看，對諧波污染造成的危害影響加以經(jīng)常監(jiān)測和限制都是極為迫切的。諧波測量是諧波治理的重要前提條件，也是分析解決諧波治理問題的基本問題。國內(nèi)外已有各種諧波檢測的研究，形成了多種諧波檢測方法，基于快速傅立葉變化的FFT是當前諧波檢測中應用最為廣泛的一種諧波檢測方法。特別是經(jīng)過技術(shù)補償后的FFT算法，在諧波檢測中具有更好的性能。但該方法在實現(xiàn)上主要是采用通用DSP器件(比如TI公司產(chǎn)品)，其實時性不強，影響了檢測性能。隨著微電子技術(shù)和數(shù)字信號處理技術(shù)的發(fā)展，基于FPGA的數(shù)字信號處理具有高速、開發(fā)簡便、易于形成ASIC等優(yōu)勢而得到了廣泛的應用。論文在分析諧波測量方法的基礎上，提出了基于FPGA實現(xiàn)電網(wǎng)諧波測量系統(tǒng)。以嵌入式處理器NiosⅡ為核心，實現(xiàn)了電網(wǎng)諧波分析的周期圖功率譜分析方法。在整個系統(tǒng)硬件設計的基礎上，主要完成了基-28點、16點、32的FFT模塊、完成了求模運算模塊以及輸出顯示模塊。通過比較仿真得到的方波、正弦信號的譜結(jié)構(gòu)與實際系統(tǒng)輸出的譜結(jié)構(gòu)，驗證了該實現(xiàn)方法的正確性。
上傳時間： 2013-06-30
上傳用戶：無聊來刷下
正交頻分復用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現(xiàn)過程，并給出了相應的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設計方案，使之運用于OFDM基帶處理系統(tǒng)當中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設計、仿真和實現(xiàn)。本設計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
軟件無線電技術(shù)自20世紀90年代提出以后，在許多通信系統(tǒng)中得到了廣泛應用。本文研究了一種軟件無線電數(shù)字通信系統(tǒng)方案的設計，并著重研究了其中中頻處理單元的設計和實現(xiàn)。針對實際應用，本文提出了一個基于FPGA和DSP的軟件無線電中頻/基帶數(shù)字化處理系統(tǒng)的設計方案。該系統(tǒng)的特點是所有的中頻信號處理算法全部由軟件實現(xiàn)，它主要包括高速A/D、超大規(guī)模FPGA芯片、高速DSP芯片和外部存儲器等，其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心。DSP芯片采用的是TI公司的C6416，F(xiàn)PGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顧速度和靈活性，又具有較強的通用性。 本文根據(jù)“基于FPGA的中頻數(shù)字化處理平臺的建立及若干關(guān)鍵算法的實現(xiàn)”研究課題，主要完成了軟件無線電通信系統(tǒng)中頻數(shù)字化若干關(guān)鍵算法實現(xiàn)的任務，具體包括通用數(shù)字中頻板的設計、中頻板上FPGA和DSP、D/A的接口設計、各種數(shù)字通信關(guān)鍵技術(shù)（數(shù)字上/下變頻、調(diào)制解調(diào)、信道編譯碼、交織解交織等）的FPGA實現(xiàn)。本文研究的系統(tǒng)分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進行了仿真和驗證，并已交付使用。結(jié)果表明，本文提出的方案正確可行，達到了預定要求。本文的工作對其它軟件無線電系統(tǒng)的實現(xiàn)也具有較大的參考價值。
標簽： FPGA 中頻數(shù)字化 關(guān)鍵算法
上傳時間： 2013-04-24
上傳用戶：thinode
軟件開發(fā)環(huán)境：ISE 7.1i 硬件開發(fā)環(huán)境：紅色颶風II代－Xilinx版 1. 本實例用于控制開發(fā)板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數(shù)據(jù)，然后再將數(shù)據(jù)讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開發(fā)版上面驗證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調(diào)試下載文件。
上傳時間： 2013-04-24
上傳用戶：ZJX5201314
近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務的需求迅猛增加，促進了寬帶無線通信新技術(shù)的發(fā)展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現(xiàn)系統(tǒng)的時頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法，并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓練符號或?qū)ьl等附加信息，并利用導頻或訓練符號的相關(guān)性實現(xiàn)時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點進行了闡述，還介紹了在相關(guān)軟件平臺進行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現(xiàn)了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現(xiàn)。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點，但可以根據(jù)不同的信道環(huán)境選用它們。
標簽： FPGA 數(shù)據(jù) 同步的 仿真實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
本文利用Verilog HDL語言在FPGA上實現(xiàn)IC總線的規(guī)范，又簡要介紹了Quartus Ⅱ設計環(huán)境和設計方法，以及FPGA的設計流程。在此基礎上，重點介紹了I
上傳時間： 2013-04-24
上傳用戶：ajaxmoon
基于FPGA的靜止圖像壓縮系統(tǒng)的研究-JPEG編碼器的設計電力電子與電力傳動數(shù)字圖像在人們生活中的應用越來越廣泛，由于原始圖像數(shù)據(jù)量比較大，因此數(shù)字圖像壓縮技術(shù)逐漸成為圖像應用的一個核心環(huán)節(jié)。在數(shù)字圖像壓縮領(lǐng)域，國際標準化組織于1992年推出的JPEG標準應用最為廣泛。 本文基于FPGA設計了JPEG圖像壓縮系統(tǒng)，通過改進算法，優(yōu)化結(jié)構(gòu)，在合理的利用硬件資源的條件下，有效的挖掘出算法內(nèi)部的并行性。改進了DCT變換算法，設計了并行查找表結(jié)構(gòu)的乘法器，采用了流水線優(yōu)化算法來解決時間并行性問題，提高了DCT模塊的運算速度。依據(jù)Huffman編碼表的規(guī)律性，采用并行查找表結(jié)構(gòu)，用較少的存儲單元完成了Huffman編碼運算，同時提高了編碼速度。整個設計通過EDA軟件進行了邏輯綜合及功能與時序仿真。綜合和仿真結(jié)果表明，本文提出的算法在速度和資源利用方面均達到了較好的狀態(tài)，可滿足實時JPEG圖像壓縮的要求。 設計了一個硬件開發(fā)平臺，對JPEG圖像壓縮系統(tǒng)進行了驗證。硬件平臺上使用ADV7181B來實現(xiàn)AD轉(zhuǎn)換；使用TI公司TMS320C6416型DSP芯片實現(xiàn)了系統(tǒng)配置以及通過PCI接口與上位機PC的實現(xiàn)數(shù)據(jù)交換；使用Microsoft VC++6．0開發(fā)平臺開發(fā)了系統(tǒng)控制軟件平臺，實現(xiàn)對整個壓縮系統(tǒng)的控制。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：GHF
本文以VB 為主體開發(fā)語言，實現(xiàn)了參數(shù)化設計凸輪和凸輪輪廓設計過程的動畫仿真，既提高了凸輪設計效率，又益于計算機輔助教學。
上傳時間： 2013-06-13
上傳用戶：www240697738
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
