通過8x16鍵盤掃描模擬Ps2鍵盤通過測試成功 硬件：P1P2接16跟列掃描線 P0接8跟行線 P3.6=PS2_data P3.7=CLK INT0接DATA 修改掃描碼就可用 絕對好用~~~ 不能用告我
上傳時(shí)間： 2017-07-10
上傳用戶：啊颯颯大師的
基于USB的串行通信軟硬件設(shè)計(jì)
標(biāo)簽： USB 串行通信 軟硬件設(shè)計(jì)
上傳時(shí)間： 2013-08-04
上傳用戶：eeworm
LED產(chǎn)業(yè)長期發(fā)展仍看好
標(biāo)簽： LED
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
《三百六十行大觀》(名家繪圖本·中國傳統(tǒng)行業(yè)圖集)[沈寂主編][上海畫報(bào)版.1997][PDF]
上傳時(shí)間： 2013-08-04
上傳用戶：eeworm
New-尚未歸類-412冊-8.64G LED產(chǎn)業(yè)長期發(fā)展仍看好.pdf
標(biāo)簽： LED
上傳時(shí)間： 2013-07-03
上傳用戶：元宵漢堡包
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 基于USB的串行通信軟硬件設(shè)計(jì)-41頁-0.8M.pdf
上傳時(shí)間： 2013-07-19
上傳用戶：yatouzi118
超聲波電機(jī)(Ultrasonic Motor簡稱USM)是八十年代發(fā)展起來的新型微電機(jī)。本文針對超聲波電機(jī)及其控制技術(shù)的研究現(xiàn)狀和發(fā)展趨勢,以我國研究技術(shù)相對比較成熟并有產(chǎn)業(yè)化前景的行波超聲波電機(jī)(Traveling-wave Ultrasonic Motor簡稱TUSM)的伺服控制技術(shù)為研究對象,以直徑60mm的行波超聲波電機(jī)TUSM60為研究實(shí)例,在特性測試、動(dòng)穩(wěn)態(tài)性能分析,辨識模型建立、控制策略與控制算法的選擇與實(shí)現(xiàn)等方面展開研究。本論具體的研究內(nèi)容為： 在分析超聲波電機(jī)研究歷史和現(xiàn)狀的基礎(chǔ)上,結(jié)合國內(nèi)外超聲波電機(jī)特別是行波超聲波電機(jī)控制技術(shù)的發(fā)展趨勢,重點(diǎn)論述了行波超聲波電機(jī)及其驅(qū)動(dòng)控制技術(shù)的研究進(jìn)展。 介紹行波超聲波電機(jī)的基本結(jié)構(gòu),并從該電機(jī)的主要理論基礎(chǔ)--壓電原理、行波合成、接觸模型出發(fā),分析了行波超聲波電機(jī)定子質(zhì)點(diǎn)的運(yùn)動(dòng)方程.并結(jié)合定轉(zhuǎn)子摩擦接觸特點(diǎn),分析了行波超聲波電機(jī)的運(yùn)行機(jī)理。 根據(jù)對行波超聲波電機(jī)測試和高精度控制的要求,研制出基于雙DSP和FPGA的超聲波電機(jī)高性能測試控制平臺。其中控制核心采用了雙DSP結(jié)構(gòu),可以在對行波超聲波電機(jī)進(jìn)行控制的同時(shí),將必要的參數(shù)讀取出來進(jìn)行分析和研究。為行波超聲波電機(jī)瞬態(tài)特性分析以及控制策略、控制算法的深入研究打下了基礎(chǔ)。 對電機(jī)的瞬態(tài)、穩(wěn)態(tài)特性進(jìn)行的測試,可以分析驅(qū)動(dòng)頻率、電壓以及相位差等調(diào)節(jié)量對電機(jī)輸出的影響。在此基礎(chǔ)上進(jìn)一步對行波超聲波電機(jī)的調(diào)節(jié)方式、控制算法選擇方面進(jìn)行分析,并得到相應(yīng)結(jié)論。 通過對實(shí)驗(yàn)數(shù)據(jù)的總結(jié)和歸納,利用系統(tǒng)辨識中的非參數(shù)方法,建立在特定頻率條件下的近似線性模型。在行波超聲波電機(jī)工作范圍內(nèi),辨識若干組不同頻率條件下的近似線性模型,將這些模型的參數(shù)進(jìn)行二維或三維擬合,可以得到一個(gè)關(guān)于行波超聲波電機(jī)傳遞函數(shù)的模型。辨識模型的建立為合理的選擇和優(yōu)化控制參數(shù),控制效果的驗(yàn)證等提供了行之有效的手段。 在對行波超聲波電機(jī)的速度控制、位置控制展開的研究中.首先利用遺傳算法對常規(guī)PI恒轉(zhuǎn)速控制的控制參數(shù)整定及修正方法進(jìn)行了研究；利用神經(jīng)元的在線自學(xué)習(xí)能力,研究和設(shè)計(jì)單神經(jīng)元PID-PI轉(zhuǎn)速控制器,提高控制系統(tǒng)對電機(jī)非線性和時(shí)變性的適應(yīng)能力；為了消除在伺服控制中,單一調(diào)節(jié)量(驅(qū)動(dòng)頻率)情況下,低轉(zhuǎn)速的跳躍問題,研究和討論了多調(diào)節(jié)量分段控制方法,并利用模糊控制對控制方法的有效性進(jìn)行了驗(yàn)證；在位置控制中,利用轉(zhuǎn)速控制研究的結(jié)果,研究和設(shè)計(jì)了位置--速度雙環(huán)(串級)控制器,實(shí)現(xiàn)了電機(jī)高精度位置伺服控制。 通過對已有控制系統(tǒng)的改進(jìn)和簡化,設(shè)計(jì)和研制了具有實(shí)用化價(jià)值行波超聲波電機(jī)控制器：并將研究成果應(yīng)用于針對核磁成像設(shè)備而設(shè)計(jì)的行波超聲波電機(jī)隨動(dòng)控制系統(tǒng)中,同時(shí)嘗試了將該控制器用于高精度X-Y兩維定位平臺。
上傳時(shí)間： 2013-07-13
上傳用戶：mpquest
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機(jī)為設(shè)計(jì)平臺，在其中的一塊信號處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過之后，重點(diǎn)是在硬件平臺上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：戀天使569
國家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫的I2C接口電路，實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實(shí)現(xiàn)讀、寫等功能，傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程，重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次，對I2C串行總線進(jìn)行了介紹，重點(diǎn)說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時(shí)序作了介紹。第三，基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來實(shí)現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r(shí)序，從而驗(yàn)證電路設(shè)計(jì)的正確性。最后，論文對所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
上傳時(shí)間： 2013-06-27
上傳用戶：liuchee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
