針對現代中低壓電網電能質量的監測及諧波治理的需要，論文綜合運用嵌入式技術、現代信號處理技術、虛擬儀器技術設計了一種新型低功耗、集成化的電網參數監測儀。此系統實現了對三相電網相/線電壓、電流、有功功率、無功功率、視在功率、電網頻率、功率因數以及三相電壓、電流的31次以內諧波的實時監測。 論文分析了基于微處理器的電力系統基本參數的測量原理；對被測信號的交流參量通過抽樣方法獲得，由多點的抽樣數據統計得到的結果可以減小隨機誤差的影響；基于DFT和FFT的諧波測量原理，將FFT應用于諧波分析獲得信號的頻域參數；針對諧波測量中的混疊誤差設計了二階抗混疊濾波器；分析了非同步采樣和對非時限信號的截斷造成的頻譜泄露和柵欄效應及其對諧波測量精度的影響。討論了常用的幾種窗函數對頻譜泄漏的抑制作用，在此基礎上選擇加海明窗對采樣信號進行處理；針對DDS具有高精度頻率合成的特點，將其應用到電網信號的采樣上，提高了采樣的同步性，使得測量精度滿足了系統的要求。上述方法需要大量快速的迭代運算，系統微處理器選用了32位ARM芯片LPC2132，提高了系統的數據處理能力和實時性。系統供電電源采用了開關電源、減小了體積，提高了效率；完成了下位機數據采集部分、二階抗混疊濾波器、測頻電路及通信模塊電路的設計；最后介紹了軟件設計部分，主要包含了數據采集的實現過程，FFT程序的設計，給出了各部分程序的流程圖；系統上位機軟件設計了電網數據處理程序，該軟件以LabWindows/CVI6.0為開發平臺，利用CVI豐富的庫函數，完成對數據的處理、顯示和記錄等工作，并采用雙線程運行模式，在數據采集和處理的同時完成了顯示、命令的發送和運行曲線等功能。 按上述方案設計的樣機經過三次電路制作與軟件調試，主要技術參數達到了設計要求，通過了實驗室測試，目前正在電力系統諧波治理系統中進行工業實驗。
上傳時間： 2013-04-24
上傳用戶：我好難過
SystemView的庫資源十分豐富，包括含若干圖標的基本庫（Main Library）及專業庫(Optional Library)，基本庫中包括多種信號源、接收器、加法器、乘法器，各種函數運算器等；專業庫有通訊（Communication）、邏輯（Logic）、數字信號處理（DSP）、射頻/模擬（RF/Analog）等；它們特別適合于現代通信系統的設計、仿真和方案論證，尤其適合于無線電話、無繩電話、尋呼機、調制解調器、衛星通訊等通信系統；并可進行各種系統時域和頻域分析、譜分析，及對各種邏輯電路、射頻/模擬電路（混合器、放大器、RLC電路、運放電路等）進行理論分析和失真分析。 System View能自動執行系統連接檢查，給出連接錯誤信息或尚懸空的待連接端信息，通知用戶連接出錯并通過顯示指出出錯的圖標。這個特點對用戶系統的診斷是十分有效的。 System View的另一重要特點是它可以從各種不同角度、以不同方式，按要求設計多種濾波器，并可自動完成濾波器各指標—如幅頻特性（伯特圖）、傳遞函數、根軌跡圖等之間的轉換。 在系統設計和仿真分析方面，System View還提供了一個真實而靈活的窗口用以檢查、分析系統波形。在窗口內，可以通過鼠標方便地控制內部數據的圖形放大、縮小、滾動等。另外，分析窗中還帶有一個功能強大的“接收計算器”，可以完成對仿真運行結果的各種運算、譜分析、濾波。 System View還具有與外部文件的接口，可直接獲得并處理輸入/輸出數據。提供了與編程語言VC++或仿真工具Matlab的接口，可以很方便的調用其函數。還具備與硬件設計的接口：與Xilinx公司的軟件Core Generator配套，可以將System View系統中的部分器件生成下載FPGA芯片所需的數據文件；另外，System View還有與DSP芯片設計的接口，可以將其DSP庫中的部分器件生成DSP芯片編程的C語言源代碼。
標簽： SYSTEMVIEW 教材
上傳時間： 2013-04-24
上傳用戶：doudouzdz
本文深入研究基于美國德州儀器公司(TI)TMS320C5410DSP芯片的濾波器系統軟件實現方法,用窗冂設計法實現FIR濾波器,給出了MATLAB仿真結果,并在以TI TMS320C5410為微處理器的DSK上實現,實驗結果表明濾波結果效果良好,達到了預期的性能指標,用時間抽取法實現的FFT/IFFT算法,介紹了自適應濾波器的基本原理及應用,并對LMS算法進行了深入的研究。
上傳時間： 2013-06-29
上傳用戶：anng
本文首先介紹了利用FPGA設計數字電路系統的流程和雷達數字信號處理的主要內容。 在第二章中主要闡述了FIR數字濾波器的窗函數設計方法，并應用FIR濾波器設計數字動目標顯示和數字動目標檢測系統；脈沖壓縮處理是現代雷達信號處理的一個重要組成部分，線性調頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。 Cyclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數據解壓的FPGA芯片。論文設計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設計設計SD轉換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結合的設計方法，經過仿真并最終實現了硬件設計。 設計結果表明電路性能可靠，SD轉換的精度較高，完全滿足設計的要求。
上傳時間： 2013-06-26
上傳用戶：華華123
正交頻分復用(OFDM)技術是一種多載波數字調制技術，它具有頻譜利用率高、抗多徑能力強等特點，在寬帶無線多媒體通信領域中受到了廣泛的關注。 OFDM系統可分為連續工作模式和突發工作模式。在IEEE802.11a、HiperLANType2等無線局域網標準中采用了OFDM的突發工作模式，該模式下的接收機首先對符合某種特定格式的幀做出檢測。本文介紹了一種基于最小錯誤概率準則的幀檢測算法，提出了該算法的FPGA實現方案。 同步技術是OFDM最關鍵的技術之一，它包括載波頻率同步和符號同步。載波頻率同步是為了糾正接收端相對于發送端的載波頻率偏移，以保證子載波間的正交性；符號同步確定OFDM符號有用數據信息的開始時刻，也就是確定FFT窗的開始時刻。本文首先介紹了一種基于自相關的載波頻率同步算法，給出了它的FPGA實現方案，重點講述了其中用到的Cordic算法及其實現；然后介紹了分別基于互相關和自相關的兩種符號同步算法，給出了各自的FPGA實現方案，從實現的角度比較了兩種算法的優缺點，并且在FPGA設計中體現了面積復用和流水線操作的設計思想。 文章最后介紹了系統調試的情況，總結出一種ChipScopePro與Matlab相結合的調試方法，該方法在FPGA調試方面具有一定的通用性。
上傳時間： 2013-07-16
上傳用戶：Killerboo
隨著TD—SCDMA技術的不斷發展，TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富，室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世，可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手，重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙，實現業務的不對稱性，但是多路數字中頻所構成的系統成本高和控制的復雜性，以及TDD雙工模式下，系統的峰均比隨時隙數增加而增加，對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統的峰均比，有效降低系統對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現，DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片FPGA實現，能很好提高RRU性能，減少其硬件結構，降低成本，降低功耗，增加外部環境的穩定性。
上傳時間： 2013-04-24
上傳用戶：18752787361
數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面，它和通信領域聯系最為密切。在現有的語音編碼中，美國聯邦標準混合激勵線性預測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質量，具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎上，提出了利用DSP Builder在Matlab中建模的思路及實現過程，最后本文把重點放在MELP聲碼器的編解碼器設計上，利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真，為了便于仿真，系統中沒有設計的模塊在Simulink中用數學模型代替，仿真結果表明，合成語音信號與原始信號很好的擬合，系統編解碼后語音質量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
本文以Turbo碼編譯碼器的FPGA實現為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結合CCSDS標準，在實現編碼器時，針對標準中給定的幀長、碼率與交織算法，以及偽隨機序列模塊與幀同步模塊，提出了相應解決方案；而在相應的譯碼器設計中，采用了FPGA設計中“自上而下”的設計方法，權衡硬件實現復雜度與處理時延等因素，優先考慮面積因素，提高元件的重復利用率和降低電路復雜度，來實現Turbo碼的Max-log-MAP算法譯碼。把整個系統分割成不同的功能模塊，分別闡述了實現過程。 然后，基于Verilog HDL 設計出12位固點數據的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設計的相同指標的浮點數據譯碼器進行性能比較，得到該設計的功能驗證。 最后，研究了Tuxbo碼譯碼器幾項最新技術，如滑動窗譯碼，歸一化處理，停止迭代技術結合流水線電路設計，將改進后的譯碼器與先前設計的譯碼器分別在ISE開發環境中針對目標器件xilinx Virtex-Ⅱ500進行電路綜合，證實了這些改進技術能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
本文的研究內容是在激光測距項目基礎上進行的，分析了各種激光測距方法的利弊，最終選用脈沖激光測距的實現方式，并且對脈沖激光測距系統做了深入研究。 本文設計了以FPGA為核心的信號處理模塊，實現了對激光信號的編碼和譯碼、對激光發射控制時鐘的分頻、和內部PLL倍頻實現內部高頻計時時鐘等，提高了系統的精度和穩定性。使用并行脈沖計數法，提高了計時精度，分析了可能產生誤差的原因，并且對結果做了相應的修正，減小了激光測距系統的誤差。并且制定了四種工作模式，可以根據不同的實際環境選擇相應的測距模式，以達到最好的測量效果。 在接收方面突破以往普通的被動接收方式，提出了利用窗函數接收回波的主動接收方式，結合窄帶濾光片的濾光效果，提高了系統的抗干擾性能。從課題要求出發，本激光測距系統實現了體積小、功耗低的特點，測量距離相對較近(0.5-50米)，屬于近距測量系統。
上傳時間： 2013-04-24
上傳用戶：wyaqy
