針對(duì)電力質(zhì)量分析儀中的信號(hào)數(shù)字濾波處理部分，基于TMS320VC5402芯片的數(shù)字信號(hào)處理功能，采用窗函數(shù)法，借助MATLAB程序設(shè)計(jì)語言，設(shè)計(jì)了FIR數(shù)字濾波器，應(yīng)用DSP匯編語言編程實(shí)現(xiàn)了該濾波器。實(shí)踐證明，該濾波器準(zhǔn)確度高、穩(wěn)定性好，易于移植使用，具有較強(qiáng)的實(shí)用性與靈活性
標(biāo)簽： FIR DSP 數(shù)字濾波器
上傳時(shí)間： 2013-08-05
上傳用戶：jiahao131
由于干式變壓器的優(yōu)良性能以及在特種場(chǎng)合下對(duì)干式變壓器的應(yīng)用需求，當(dāng)前我國干式變壓器市場(chǎng)空間廣闊，競(jìng)爭(zhēng)激烈。但是目前國內(nèi)許多干式變壓器生產(chǎn)廠家仍然停留在手工設(shè)計(jì)計(jì)算階段，設(shè)計(jì)的效率低、周期長(zhǎng)、人工成本高。干式變壓器原材料的上漲，也加大了廠家的制作成本。以研究、開發(fā)實(shí)用性干式變壓器CAD系統(tǒng)為目的，本文對(duì)該集成軟件的系統(tǒng)分析及相應(yīng)的實(shí)現(xiàn)技術(shù)進(jìn)行了詳細(xì)的研究。 首先，在總結(jié)干式變壓器手工設(shè)計(jì)方法的基礎(chǔ)上，借鑒變壓器的通用優(yōu)化設(shè)計(jì)模型，結(jié)合干式變壓器的特點(diǎn)，建立了干式變壓器的優(yōu)化設(shè)計(jì)模型。以鐵芯直徑、窗高、內(nèi)線圈匝數(shù)、外線圈電流密度、內(nèi)線圈電流密度為變量，采用改進(jìn)遺傳算法對(duì)其進(jìn)行干式變壓器單機(jī)優(yōu)化設(shè)計(jì)。該算法將模擬退火思想引入到遺傳算法的選擇機(jī)制中，解決了傳統(tǒng)遺傳算法過早收斂的問題。其與傳統(tǒng)遺傳算法優(yōu)化結(jié)果對(duì)比表明：新的算法收斂性較好，優(yōu)化效果較明顯，算法是成功的。并根據(jù)Appelbaum序貫分解法的基本思想，通過“共同變量”和“非共同變量”將系列中兼容的各規(guī)格變壓器聯(lián)系起來，得到系列變壓器優(yōu)化設(shè)計(jì)的統(tǒng)一數(shù)學(xué)模型，然后使用改進(jìn)后的遺傳算法對(duì)中小型干式變壓器中套用同一個(gè)機(jī)座的系列優(yōu)化問題進(jìn)行了探討，并在此基礎(chǔ)上建立了干式變壓器系列優(yōu)化的軟件優(yōu)化設(shè)計(jì)流程。 其次，在軟件設(shè)計(jì)方面選用C++程序設(shè)計(jì)語言，采用Visual Basic進(jìn)行界面編寫，且運(yùn)用ActiveX技術(shù)實(shí)現(xiàn)了VB與AutoCAD軟件的連接。該設(shè)計(jì)不但能夠?qū)Ω墒阶儔浩鬟M(jìn)行優(yōu)化設(shè)計(jì)，并且添加了CAD制圖功能。本文對(duì)數(shù)據(jù)庫支撐的干式變壓器CAD系統(tǒng)進(jìn)行了系統(tǒng)設(shè)計(jì)和研究，詳細(xì)探討了該集成軟件的實(shí)現(xiàn)技術(shù)。 最后，在各項(xiàng)性能指標(biāo)都滿足國家標(biāo)準(zhǔn)要求的情況下，以SC9-50/10型號(hào)和SCB9-1250/10型號(hào)的干式變壓器為例進(jìn)行單機(jī)優(yōu)化，變壓器有效成本分別降低了2.83﹪和1.79﹪；以系列號(hào)SC9-50/10四個(gè)規(guī)格變壓器為例進(jìn)行系列優(yōu)化，分別按照不同的權(quán)重來進(jìn)行系列優(yōu)化設(shè)計(jì)，優(yōu)化方案1時(shí)，總成本下降了3.26﹪；優(yōu)化方案2時(shí)，總成本下降了3.1﹪?？梢?，達(dá)到了預(yù)期效果，干式變壓器成本有效降低。
標(biāo)簽： CAD 干式變壓器 優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2013-07-23
上傳用戶：kernaling
隨著電力電子技術(shù)的飛速發(fā)展，越來越多的電力電子裝置被應(yīng)用到各個(gè)領(lǐng)域，給電網(wǎng)注入了不可忽視的無功以及諧波電流。 本文首先介紹了諧波的概念和諧波的危害，闡述了諧波問題研究的必要性和緊迫性，并對(duì)諧波抑制的方法作了簡(jiǎn)單的介紹。并在此基礎(chǔ)上，通過對(duì)有源濾波器和無源濾波器各自的優(yōu)缺點(diǎn)以及有源濾波器裝置的結(jié)構(gòu)、原理的分析，提出了基于DSP控制器的三相三線制并聯(lián)型有源電力濾波器裝置的設(shè)計(jì)方案。 并聯(lián)有源電力濾波器主電路設(shè)計(jì)是核心環(huán)節(jié)之一。本文在三相三線并聯(lián)型有源電力濾波器數(shù)學(xué)模型的基礎(chǔ)上，通過對(duì)采用空間矢量調(diào)制的有源電力濾波器的工作過程的研究和分析，揭示了主電路各參數(shù)之間的相互關(guān)系。根據(jù)瞬態(tài)電流跟蹤指標(biāo)的要求推導(dǎo)出并聯(lián)APF輸出電感的估算公式。基于對(duì)電流跟蹤誤差矢量的度量，推導(dǎo)出直流側(cè)電容電壓臨界值表達(dá)式。詳細(xì)介紹了輸出濾波器參數(shù)的設(shè)計(jì)方法。 實(shí)時(shí)、高精度的諧波檢測(cè)是有源電力濾波器的重要部分。本文詳細(xì)地介紹了瞬時(shí)無功功率理論，選擇檢測(cè)負(fù)載電流的方式以提取諧波。提出了用滑窗迭代作為低通濾波的數(shù)字算法，以快速分離負(fù)載電流中的基波分量得到諧波指令。以全數(shù)字控制為重點(diǎn)，對(duì)電流環(huán)的數(shù)字控制方式，包括數(shù)字PI調(diào)節(jié)器的設(shè)計(jì)做出了比較詳細(xì)的分析。 本文用MATLAB/SIMULINK中的電力系統(tǒng)模塊對(duì)有源電力濾波器進(jìn)行了動(dòng)態(tài)仿真研究。仿真結(jié)果表明這種拓?fù)浣Y(jié)構(gòu)的有源電力濾波器對(duì)電力系統(tǒng)中的諧波抑制具有較好的效果。 在理論分析和仿真研究的基礎(chǔ)上，設(shè)計(jì)了基于TMS320LF2407A控制的并聯(lián)型電力有源濾波器，對(duì)其控制系統(tǒng)硬件構(gòu)成進(jìn)行了詳細(xì)的介紹。研制了實(shí)驗(yàn)樣機(jī)，對(duì)并聯(lián)型電力有源濾波器進(jìn)行了初步的實(shí)驗(yàn)研究。
上傳時(shí)間： 2013-04-24
上傳用戶：shiny3333
Scaler是平板顯示器件(FPD，F(xiàn)lat Panel Display)中的重要組成部分，它將輸入源圖像信號(hào)轉(zhuǎn)換成與顯示屏固定分辨率一致的信號(hào)，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎(chǔ)上，采用自上而下(Top-down)的設(shè)計(jì)方法，給出了scaler的設(shè)計(jì)及FPGA驗(yàn)證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分，它是scaler中的主要運(yùn)算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計(jì)決定著縮放性能的優(yōu)劣，也是控制芯片成本的關(guān)鍵。因此，本文從縮放內(nèi)核的結(jié)構(gòu)入手，對(duì)scaler的總體結(jié)構(gòu)進(jìn)行了設(shè)計(jì)；通過對(duì)圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法，并對(duì)其計(jì)算進(jìn)行分析和簡(jiǎn)化，降低了計(jì)算的復(fù)雜度。FPGA設(shè)計(jì)中，采用列縮放與行縮放分開處理的結(jié)構(gòu)，使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢(shì)在于：行列縮放可以同時(shí)進(jìn)行，數(shù)據(jù)處理的可靠性高、速度快：內(nèi)核結(jié)構(gòu)簡(jiǎn)單明了,數(shù)據(jù)緩沖區(qū)大小合適，便于設(shè)計(jì)。此外，本文還介紹了其他輔助模塊的設(shè)計(jì)，包括DVI接口信號(hào)處理模塊、縮放參數(shù)計(jì)算與控制模塊以及輸出信號(hào)檢測(cè)與時(shí)序?yàn)V波模塊。 本設(shè)計(jì)使用Verilog HDL對(duì)各模塊進(jìn)行了RTL級(jí)描述，并使用Quartus II7.2進(jìn)行了邏輯仿真，最后使用Altera公司的FPGA芯片來進(jìn)行驗(yàn)證。通過邏輯驗(yàn)證和系統(tǒng)仿真，證明該scaler的設(shè)計(jì)達(dá)到了預(yù)期的目標(biāo)。對(duì)于不同分辨率的圖像，均可以在顯示屏上得到穩(wěn)定的顯示。
上傳時(shí)間： 2013-05-30
上傳用戶：xiaowei314
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-07-20
上傳用戶：rishian
本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡(jiǎn)要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對(duì)系數(shù)放大512倍并取整,并用Matlab對(duì)數(shù)字濾波器原理進(jìn)行了證明。同時(shí)簡(jiǎn)述了EDA技術(shù)和FPGA設(shè)計(jì)流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測(cè)試。對(duì)于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡(jiǎn)單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計(jì)。而對(duì)普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實(shí)現(xiàn)了乘積的運(yùn)算；另外,在本設(shè)計(jì)進(jìn)行部分積累加時(shí),采用舍取冗余位,主要是根據(jù)設(shè)計(jì)時(shí)已對(duì)系數(shù)進(jìn)行了放大,而輸出時(shí)又要將結(jié)果相應(yīng)的縮小,所以在累加時(shí),提前對(duì)部分積縮小,從而減少了運(yùn)算量,從時(shí)間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗(yàn)證時(shí)得到的理想值進(jìn)行了比較,并對(duì)所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計(jì)能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
上傳時(shí)間： 2013-05-24
上傳用戶：qiaoyue
本文主要研究了認(rèn)知無線電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實(shí)現(xiàn)方法。首先，提出了認(rèn)知無線電頻譜感知功能的硬件實(shí)現(xiàn)框圖，包括射頻前端部分和數(shù)字信號(hào)處理部分，接著簡(jiǎn)單介紹了射頻前端電路的功能與特性，最后重點(diǎn)介紹了數(shù)字信號(hào)處理部分的FPGA實(shí)現(xiàn)與驗(yàn)證過程。 數(shù)字處理部分主要實(shí)現(xiàn)寬帶信號(hào)的短時(shí)傅立葉分析，將中頻寬帶數(shù)字信號(hào)通過基于多相濾波器組的下變頻模塊，實(shí)現(xiàn)并行多通道的數(shù)字下變頻，然后對(duì)每個(gè)信道進(jìn)行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號(hào)的時(shí)頻關(guān)系。整個(gè)系統(tǒng)主要包括：延時(shí)抽取模塊、多相濾波器模塊、32點(diǎn)開關(guān)式流水線FFT模塊、滑動(dòng)窗緩沖區(qū)、256點(diǎn)流水線FFT模塊等。 本設(shè)計(jì)采用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì)，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個(gè)系統(tǒng)采用全同步設(shè)計(jì)，可穩(wěn)定工作于200MHz，其分析帶寬高達(dá)65MHz，具有很高的使用價(jià)值。
標(biāo)簽： FPGA 認(rèn)知無線電 感知功能
上傳時(shí)間： 2013-07-09
上傳用戶：liuchee
軟件無線電作為一種新的無線通信概念和體制，近年來隨著3G標(biāo)準(zhǔn)的提出，日益受到國內(nèi)外相關(guān)通信廠商的重視。尤其是基于軟件無線電和智能天線技術(shù)的TD-SCDMA作為通信史上第一個(gè)“中國標(biāo)準(zhǔn)”，有望扭轉(zhuǎn)多年來我國移動(dòng)通信制造業(yè)的被動(dòng)局面，是實(shí)現(xiàn)信息產(chǎn)業(yè)騰飛的一個(gè)絕好機(jī)會(huì)。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性，并使系統(tǒng)互聯(lián)和升級(jí)變得容易。本文以軟件無線電中的FIR濾波器為線索，貫穿了信號(hào)重構(gòu)、多抽樣率信號(hào)處理、積分梳狀濾波器等理論分析，重點(diǎn)闡釋了FIR濾波器的設(shè)計(jì)方法及濾波器的FPGA實(shí)現(xiàn)等技術(shù)問題。 本文首先針對(duì)軟件無線電中的多抽樣率信號(hào)處理理論進(jìn)行了討論和分析。討論了軟件無線電中如何實(shí)現(xiàn)整數(shù)倍抽取、整數(shù)倍內(nèi)插、分?jǐn)?shù)倍抽樣率變換，并分析了網(wǎng)絡(luò)結(jié)構(gòu)的等效變換、多相濾波及積分梳狀濾波器的設(shè)計(jì)理論。 緊接著重點(diǎn)闡述了軟件無線電中FIR濾波器的設(shè)計(jì)理論，包括窗函數(shù)法、頻率抽樣法及等紋波法。分析了各種設(shè)計(jì)方法所能達(dá)到的性能指標(biāo)及優(yōu)缺點(diǎn)，并結(jié)合工程實(shí)例給出了相關(guān)的Matlab程序。并對(duì)FIR濾波器結(jié)構(gòu)的選擇及系數(shù)字長(zhǎng)的確定等問題進(jìn)行了分析。此外，也介紹了在Matlab進(jìn)行輔助設(shè)計(jì)時(shí)一些常用函數(shù)和命令的用法。 本文選用FPGA來實(shí)現(xiàn)中頻軟件無線電，F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢(shì)，它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP，而且處理效率高、現(xiàn)場(chǎng)可編程性能良好。不同于DSP的單流處理方式，F(xiàn)PGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實(shí)現(xiàn)的許多功能。在簡(jiǎn)單介紹了FPGA的一般原理，以及FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)和在信號(hào)處理中的設(shè)計(jì)原則以后，重點(diǎn)介紹了FIR濾波器的FPGA實(shí)現(xiàn)方法。提出了分布式算法、加法器網(wǎng)絡(luò)法以及分段FIFO等實(shí)現(xiàn)方法。最后，提出了一種QuartusII與MATLAB聯(lián)合仿真的方法。此方法能夠直觀的檢驗(yàn)濾波器的濾波效果，提高設(shè)計(jì)效率。并結(jié)合工程實(shí)例詳盡的介紹了FIR濾波器的設(shè)計(jì)開發(fā)流程。
上傳時(shí)間： 2013-04-24
上傳用戶：gengxiaochao
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求新的高速的數(shù)字信號(hào)處理實(shí)現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對(duì)單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號(hào)脈沖壓縮理論，選擇合適的加窗函數(shù)，對(duì)線性調(diào)頻信號(hào)進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號(hào)處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實(shí)現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。
上傳時(shí)間： 2013-04-24
上傳用戶：suonidaoke
Turbo碼是一類并行級(jí)聯(lián)的系統(tǒng)卷積碼，它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長(zhǎng)度足夠長(zhǎng)時(shí)，其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場(chǎng)可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。 本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn)，完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。
上傳時(shí)間： 2013-04-24
上傳用戶：shanml
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
