主要介紹了等精度頻率測量原理，該原理具有在整個測試頻段內保持高精度頻率\r\n測量的優(yōu)點 同時在該原理基礎上，采用了Verilog HDL語言設計了高速的等精度測頻\r\n模塊，并且利用EDA開發(fā)平臺QUARTUS11 3 .0對CPLD芯片進行寫人，實現(xiàn)了計數(shù)等\r\n主要邏輯功能 還使用C語言設計了該等精度頻率計的主控程序以提高測量精度。本設\r\n計實現(xiàn)了對頻率變化范圍較大的信號進行頻率測量，能夠滿足高速度、高精度的測頻要\r\n求。
標簽： 等精度 測量原理 頻率
上傳時間： 2013-08-16
上傳用戶：chenbhdt
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設計使用流程
標簽： EDK9 ISE9 流程
上傳用戶：sunjet
用FPGA設計數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義
標簽： FPGA 數(shù)字系統(tǒng)
上傳用戶：duoshen1989
基于等精度測量原理的頻率計，AT89S52和CPLD,有詳細注釋。測量準確。
標簽： 等精度 測量原理 頻率計
上傳時間： 2013-08-18
上傳用戶：3到15
FPGA可促進嵌入式系統(tǒng)設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
標簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2013-08-20
上傳用戶：liuwei6419
nois中基于c的ddr等存儲器的checksum的實現(xiàn).
標簽： checksum nois ddr 存儲器
上傳時間： 2013-08-26
上傳用戶：1966640071
智能機器小車主要完成尋跡功能，由機械結構和控制單元兩個部分組成。機械結構是一個由底盤、前后輔助輪、控制板支架、傳感器支架、左右驅動輪、步進電機等組成。控制單元部分主要由主要包含傳感器及其調理電路、步進電機及驅動電路、控制器三個部分。本設計的核心為控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作主控芯片。CPLD芯片的設計主要在MAX+plusⅡ10.0環(huán)境下利用VHDL語言編程實現(xiàn)。驅動步進電機電路主要利用ULN2803作為驅動芯片。
標簽： CPLD 設計實現(xiàn) 智能機
上傳時間： 2013-08-30
上傳用戶：ve3344
EDA 實驗原代碼 包括數(shù)字脈沖 觸發(fā)器 和交通燈等
標簽： EDA 實驗 代碼 交通燈
上傳時間： 2013-09-01
上傳用戶：wdq1111
基于ARM平臺的等精度數(shù)字顯示頻率計的設計,已通過測試
標簽： ARM 等精度 數(shù)字顯示 頻率計
上傳時間： 2013-09-04
上傳用戶：誰偷了我的麥兜
在Allegro中等長設置的高級應用\r\n――Memory部分等長設置
標簽： Allegro Memory 等長設置 分
上傳時間： 2013-09-06
上傳用戶：VRMMO
蟲蟲下載站版權所有 京ICP備2021023401號-1
