一種基于FPGA實現的FFT結構\\r\\n調從基本元器件開始的計算機硬件系統的設計與實現,大多設置在自動控制系,形成了與應用系統結合的計算機教育。 1966年多處理器平臺FPGA 學習目標 (1) 理解為什么嵌入式系統使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
標簽： FPGA FFT
上傳時間： 2013-08-20
上傳用戶：linlin
一種基于FPGA-VLSI的設計方案及實現
標簽： FPGA-VLSI 設計方案
上傳時間： 2013-08-26
上傳用戶：zhyiroy
一本有關FPGA設計的經驗的匯總，教給大家分享，一本好書
標簽： FPGA 經驗
上傳時間： 2013-08-28
上傳用戶：1142895891
這是一本很好用的VHDL編程書，各位看了就明白。
標簽： VHDL 編程
上傳時間： 2013-09-03
上傳用戶：851197153
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實際項目中已經采用.
標簽： verilog 1394 cpld 控制
上傳時間： 2013-09-04
上傳用戶：pkkkkp
一段cpld的控制程序，可以進行傳并轉換，讀寫接口，每秒64k
標簽： cpld 控制 程序
上傳時間： 2013-09-05
上傳用戶：mnacyf
高質量C_C編程指南一本網絡上流行的書籍
標簽： C_C 高質量 編程指南 書籍
上傳時間： 2013-09-09
上傳用戶：vmznxbc
軟件發生瞬時故障時，可能會導致處理器狀態改變，致使程序執行出現數據錯誤或者控制流錯誤。目前已有許多軟件、硬件以及混合的解決方案，主要的方法是重復計算和檢查副本的一致性。但是，生成正確的容錯代碼十分困難，而且幾乎沒有關于證明這些技術的正確性的研究。類型化匯編語言（TAL）是一種標準的程序安全性證明的方式。本文概述了一種面向瞬時故障的軟硬結合的容錯方法，以及對該方法的形式化方法，包括容錯類型化匯編語言、類型系統和容錯定理。形式化的目的是為了驗證，只有通過驗證的程序代碼才是類型安全的。本文只簡單介紹了程序的形式化方法。
標簽： 瞬時 容錯技術
上傳時間： 2014-01-15
上傳用戶：dudu1210004
設計了一種帶振幅控制的晶體振蕩器，用于32 768 Hz的實時時鐘。振幅調節環采用源接地振蕩器形式來得到高的頻率穩定性和低的功耗。使用MOS管電阻有效的減小了版圖面積。電路在0.35 μm、5 V CMOS工藝上實現，仿真和測試結果都能滿足設計要求。
標簽： 振幅 調節 晶體振蕩器
上傳時間： 2013-11-10
上傳用戶：maricle
基于電荷泵的IR2110全橋驅動電路研究
標簽： 2110 IR 電荷泵 全橋驅動電路
上傳時間： 2014-12-24
上傳用戶：zengduo
蟲蟲下載站版權所有 京ICP備2021023401號-1
