大容量高速實時數(shù)據(jù)存儲方案
上傳時間： 2014-01-04
上傳用戶：herog3
從消費類電子到工業(yè)、電信基礎架構設備，F(xiàn)PGA與連接外面世界的模擬及混合信號IC如影隨形，當系統(tǒng)中需要多個關鍵元件實現(xiàn)數(shù)據(jù)采集和處理功能時，您可以考慮是否選擇FPGA更實惠？如何確定哪些器件最適合您的應用，而且它們之間的協(xié)同工作能力更強呢？ Xilinx FPGA模擬方案產(chǎn)品指南將為您解答疑惑……
標簽： Xilinx FPGA 模擬方案 產(chǎn)品指南
上傳時間： 2013-10-21
上傳用戶：zl5712176
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-10-21
上傳用戶：huql11633
提出了一種基于FPGA的多級小波逆變換的高速、實時的硬件解決方案。仿真驗證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進行實時處理的要求,并且所設計的系統(tǒng)具有功耗低、成本低等優(yōu)點。
標簽： 多級 小波逆變換 實時系統(tǒng) 方案
上傳時間： 2013-12-20
上傳用戶：JasonC
WP369可擴展式處理平臺-各種嵌入式系統(tǒng)的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
上傳時間： 2013-10-18
上傳用戶：cursor
賽靈思的新型可擴展式處理平臺架構可為開發(fā)人員提供無與倫比的系統(tǒng)性能、靈活性、可擴展性和集成度，并為降低系統(tǒng)功耗、成本和縮小尺寸進行了精心優(yōu)化。 可擴展式處理平臺基于 ARM 的雙核 Cortex™-A9MPCore 處理器以及賽靈思的 28nm 可編程邏輯之上，采用以處理器為核心的設計方案，并能定義通過標準設計方法實施的綜合處理器系統(tǒng)。這種方案可為軟件開發(fā)人員在功能齊備且強大的優(yōu)化型低成本低功耗處理平臺上提供熟悉的編程環(huán)境。
上傳時間： 2013-11-02
上傳用戶：爺?shù)臍赓|(zhì)
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
潮光科技整理應用方案：安防——門禁控制器
上傳時間： 2013-12-23
上傳用戶：小寶愛考拉
潮光內(nèi)部整理應用方案
上傳時間： 2015-01-02
上傳用戶：921005047
