日本亚洲欧洲精品,一二三四区在线观看,www.youjizz.com在线

語(yǔ)音控制器

EDA課程設(shè)計(jì)報(bào)告(交通信號(hào)控制器的VHDL的設(shè)計(jì))

EDA課程設(shè)計(jì)報(bào)告(交通信號(hào)控制器的VHDL的設(shè)計(jì))，vhdl語(yǔ)言??！1

標(biāo)簽： VHDL EDA 報(bào)告交通信號(hào)

上傳時(shí)間： 2013-06-23

上傳用戶：壞壞的華仔
基于ARM的溫濕度控制器的設(shè)計(jì)

高端濕熱環(huán)境試驗(yàn)箱的溫濕度控制器有著如下特點(diǎn)：①、人機(jī)接口模塊大多采用彩色液晶屏和觸摸屏；②、控制器存儲(chǔ)容量大，可存儲(chǔ)大量溫濕度數(shù)據(jù)；⑧、溫濕度數(shù)據(jù)測(cè)量精度高；④、溫濕度控制精度高，具有自調(diào)整能力，可根據(jù)試驗(yàn)條件的變化調(diào)節(jié)控制器內(nèi)部參數(shù)。⑤、輔助功能多，如RS232串口通訊、USB通訊、以太網(wǎng)通訊等，方便和PC機(jī)的連接。此種類型的溫濕度控制器國(guó)內(nèi)生產(chǎn)較少。本文在綜述國(guó)內(nèi)溫濕度控制技術(shù)的基礎(chǔ)上，提出了基于ARM9芯片的高性能溫濕度控制的設(shè)計(jì)方法。本文主要針對(duì)以下幾個(gè)方面進(jìn)行了研究：研究試驗(yàn)箱內(nèi)熱力學(xué)過(guò)程并建立溫濕度控制系統(tǒng)的簡(jiǎn)化數(shù)學(xué)模型；分析溫濕度控制箱的控制方法，選擇合理的溫濕度測(cè)量方案，提出了減少誤差的方法；分析溫濕度控制器的功能需求，完成了基于ARM的溫濕度控制器的硬件設(shè)計(jì)和調(diào)試；選擇了溫濕度控制系統(tǒng)的控制算法，并在設(shè)計(jì)的硬件平臺(tái)上實(shí)現(xiàn)；最后對(duì)控制效果進(jìn)行了試驗(yàn)分析。本論文各章節(jié)主要內(nèi)容概述如下：第1章綜述了濕熱環(huán)境試驗(yàn)設(shè)備技術(shù)和嵌入式系統(tǒng)技術(shù)進(jìn)展，提出了課題的研究?jī)?nèi)容、難點(diǎn)和創(chuàng)新點(diǎn)。第2章分析了濕熱環(huán)境試驗(yàn)箱溫濕度控制的控制算法，分析了被控空氣的熱力學(xué)過(guò)程，得出簡(jiǎn)化數(shù)學(xué)模型。第3章對(duì)溫度、濕度測(cè)量系統(tǒng)及其誤差消除方法進(jìn)行分析，提出基于AD7711的高精度溫濕度測(cè)量方案。第4章分析溫濕度控制器的需求，完成溫濕度控制器硬件平臺(tái)的設(shè)計(jì)。第5章研究溫濕度控制系統(tǒng)的控制算法，在硬件平臺(tái)上實(shí)現(xiàn)PID繼電自整定算法。第6章對(duì)溫濕度控制的實(shí)際控制效果進(jìn)行試驗(yàn)分析。第7章總結(jié)與展望。

標(biāo)簽： ARM 溫濕度控制器

上傳時(shí)間： 2013-04-24

上傳用戶：bjgaofei
基于ARM的智能控制器的設(shè)計(jì)

在國(guó)內(nèi)新的電力市場(chǎng)形勢(shì)的變化下，配電網(wǎng)自動(dòng)化尤其是配電網(wǎng)自動(dòng)化中的無(wú)功補(bǔ)償和配電數(shù)據(jù)監(jiān)測(cè)在電力企業(yè)中的重要性越來(lái)越顯著。另一方面，我國(guó)電力供需矛盾趨于緩和，電力負(fù)荷控制系統(tǒng)的控制功能變得很少使用，造成了資金、資源的很大浪費(fèi)。為了使這些資源更有效地服務(wù)于配電網(wǎng)自動(dòng)化建設(shè)，在充分整合電力負(fù)荷控制系統(tǒng)原有硬件資源的基礎(chǔ)上，開發(fā)了基于ARM的智能控制器來(lái)實(shí)現(xiàn)對(duì)電網(wǎng)的無(wú)功補(bǔ)償和配電監(jiān)測(cè)，對(duì)原有的數(shù)據(jù)資源進(jìn)行了進(jìn)一步的開發(fā)利用。本論文主要完成了以下幾個(gè)方面的工作： 1、研究電網(wǎng)數(shù)據(jù)采集方法、高速數(shù)字信號(hào)處理算法、智能無(wú)功補(bǔ)償算法。 2、研究基于GPRS的分布式網(wǎng)絡(luò)結(jié)構(gòu)及國(guó)家電網(wǎng)公司通信協(xié)議《電力負(fù)荷管理系統(tǒng)數(shù)據(jù)傳輸規(guī)約—2004》的實(shí)現(xiàn)。 3、研究基于高性能嵌入式系統(tǒng)的終端軟、硬件平臺(tái)的實(shí)現(xiàn)

標(biāo)簽： ARM 智能控制器

上傳時(shí)間： 2013-04-24

上傳用戶：yph853211
基于ARM平臺(tái)的嵌入式網(wǎng)絡(luò)控制器的設(shè)計(jì)與實(shí)現(xiàn)

隨著計(jì)算機(jī)技術(shù)、通信技術(shù)、集成電路技術(shù)和控制技術(shù)的發(fā)展，傳統(tǒng)的工業(yè)控制領(lǐng)域正經(jīng)歷著一場(chǎng)前所未有的變革，開始向網(wǎng)絡(luò)化方向發(fā)展。本文即從未來(lái)工業(yè)控制網(wǎng)絡(luò)發(fā)展的需要出發(fā)，設(shè)計(jì)并實(shí)現(xiàn)了以S3C2410微處理器為核心的嵌入式網(wǎng)絡(luò)控制器。本文以S3C2410-32 位微處理為核心，設(shè)計(jì)并實(shí)現(xiàn)了具有1路以太網(wǎng)接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1個(gè)CAN總線擴(kuò)展卡、1個(gè)RS485擴(kuò)展卡、1個(gè)RS422擴(kuò)展卡使用、8路A/D、1路D/A、4路 PWM、一個(gè) 240×320TFT LCD 顯示觸摸屏的功能強(qiáng)大的嵌入式網(wǎng)絡(luò)控制器。并在此基礎(chǔ)上，結(jié)合嵌入式操作系統(tǒng)Windows CE建立了一個(gè)嵌入式軟件開發(fā)平臺(tái)。在深入研究和分析CANopen協(xié)議的基礎(chǔ)上，實(shí)現(xiàn)了基于Windows CE 的嵌入式 CANopen 協(xié)議棧，大大提高了嵌入式網(wǎng)絡(luò)控制器在現(xiàn)場(chǎng)總線上的通信和控制能力，為新型的網(wǎng)絡(luò)控制算法研究提供了實(shí)驗(yàn)平臺(tái)。在探討了TCP/IP協(xié)議的基礎(chǔ)上研究了基于 Windows CE 的嵌入式 TCP/IP 協(xié)議棧，掌握了Windows CE 平臺(tái)的網(wǎng)絡(luò) Socket 通信編程，使控制器能夠通過(guò)以太網(wǎng)接到Intranet或Intemet上。在完成嵌入式網(wǎng)絡(luò)控制器硬件與軟件設(shè)計(jì)的基礎(chǔ)上，將控制器應(yīng)用到了網(wǎng)絡(luò)化的嵌入式數(shù)控系統(tǒng)的中央數(shù)控單元中，實(shí)現(xiàn)數(shù)控系統(tǒng)等數(shù)控設(shè)備小型化、網(wǎng)絡(luò)化和集成化的需要。并以此為基礎(chǔ)，結(jié)合計(jì)算機(jī)控制實(shí)驗(yàn)室建設(shè)，構(gòu)建了三層(信息層、控制層和設(shè)備層)工業(yè)網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái)，實(shí)現(xiàn)了實(shí)驗(yàn)室設(shè)備真正的網(wǎng)絡(luò)互連，為網(wǎng)絡(luò)控制研究提供了一個(gè)高性能的平臺(tái)。

標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò) 控制器

上傳時(shí)間： 2013-06-10

上傳用戶：hzy5825468
LPC總線接口UART控制器FPGA實(shí)現(xiàn)

隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們?cè)谝笤O(shè)備性能不斷提升的同時(shí)，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過(guò)程中，也對(duì)各武器裝備都提出了新的要求，特別是針對(duì)單兵配備的便攜設(shè)備，對(duì)體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。在某手持式設(shè)備的開發(fā)項(xiàng)目中，需要設(shè)計(jì)一塊接口板，要求實(shí)現(xiàn)高達(dá)8個(gè)串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個(gè)手持設(shè)備除了對(duì)功能有基本的要求以外，對(duì)體積及功耗都提出了極高的要求。針對(duì)項(xiàng)目的具體設(shè)計(jì)要求，經(jīng)過(guò)與傳統(tǒng)設(shè)計(jì)方法的比較，決定采用FPGA來(lái)實(shí)現(xiàn)LPC接口及UART控制器功能。論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實(shí)現(xiàn)。對(duì)于各模塊中的關(guān)鍵的功能部分，文中對(duì)其實(shí)現(xiàn)都進(jìn)行了詳細(xì)的說(shuō)明。整個(gè)設(shè)計(jì)全部采用硬件描述語(yǔ)言(HDL)實(shí)現(xiàn)，并且采用了分模塊的設(shè)計(jì)風(fēng)格，具有很好的重用性。為了在硬件平臺(tái)上驗(yàn)證設(shè)計(jì)，還實(shí)做了FPGA驗(yàn)證平臺(tái)，并用C語(yǔ)言編寫了測(cè)試程序。經(jīng)過(guò)驗(yàn)證，該方案完全實(shí)現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。論文通過(guò)采用FPGA作為電路設(shè)計(jì)的核心，以一種新的數(shù)字電路設(shè)計(jì)方法實(shí)現(xiàn)電路功能；旨在通過(guò)這種方式，不斷提高設(shè)備的性能并拓展設(shè)計(jì)者思想。

標(biāo)簽： FPGA UART LPC 總線接口

上傳時(shí)間： 2013-05-21

上傳用戶：poyao
LED顯示屏控制器的研究與開發(fā)

近年來(lái)，LED(light emitting diode，發(fā)光二極管)電子顯示屏作為一種高科技產(chǎn)品日益引起人們的重視。它可以實(shí)時(shí)顯示或循環(huán)播放文字、圖形和圖像信息，具有顯示方式豐富、觀賞性強(qiáng)、顯示內(nèi)容修改方便、亮度高、顯示穩(wěn)定且壽命長(zhǎng)等多種優(yōu)點(diǎn)，被廣泛應(yīng)用于商業(yè)廣告、體育比賽、交通信息報(bào)導(dǎo)等諸多領(lǐng)域。 LED顯示屏的核心技術(shù)主要集中在控制器中。目前，大部分異步顯示屏采用的是8位或16位的微控制器，由于受到微處理器的處理速度、體系架構(gòu)、尋址范圍、外圍接口資源等諸多限制，已難以在要求顯示較多像素、顯示內(nèi)容幀頻較高、動(dòng)態(tài)顯示效果復(fù)雜的情況下得到良好的動(dòng)態(tài)視覺效果。針對(duì)以上情況，本文研究開發(fā)了一種全新的，由32位高性能ARM微處理器組成的LED顯示屏控制系統(tǒng)，就控制平臺(tái)、硬件結(jié)構(gòu)和軟件開發(fā)實(shí)現(xiàn)給出了驅(qū)動(dòng)部分和控制部分的詳細(xì)分析與設(shè)計(jì)。本文根據(jù)LED顯示屏在列車車廂和火車、汽車車站旅客導(dǎo)向系統(tǒng)中為應(yīng)用背景，結(jié)合LPC2138的功能特點(diǎn)和LED顯示屏的功能需求。詳細(xì)介紹了顯示屏控制系統(tǒng)中包括電源模塊、復(fù)位模塊、RS485通訊電路等主要模塊的設(shè)計(jì)。成功實(shí)現(xiàn)了數(shù)據(jù)掃描、數(shù)據(jù)發(fā)送、數(shù)據(jù)通訊等LED顯示屏所需的功能。結(jié)合控制系統(tǒng)RS485通訊協(xié)議和系統(tǒng)顯示的要求，分析了LED顯示屏通訊和控制系統(tǒng)的軟件開發(fā)流程。并詳細(xì)分析了顯示屏的靜、動(dòng)態(tài)圖文顯示軟件流程結(jié)構(gòu)；系統(tǒng)從上位機(jī)接受數(shù)據(jù)到信息顯示的整個(gè)軟件處理流程。最后本文分析了LED顯示屏控制系統(tǒng)研發(fā)中所遇到的幾個(gè)難點(diǎn)問(wèn)題，包括：提高RS485總線可靠性和抗干擾問(wèn)題、系統(tǒng)在頻繁更換內(nèi)容死機(jī)的問(wèn)題、顯示內(nèi)容較多時(shí)視覺效果的處理問(wèn)題，并給出了解決方法。經(jīng)過(guò)實(shí)際測(cè)試，本文所述LED顯示屏控制系統(tǒng)性能良好，工作穩(wěn)定可靠，易于維護(hù)升級(jí)，具有很高的性價(jià)比。

標(biāo)簽： LED 顯示屏控制器

上傳時(shí)間： 2013-05-28

上傳用戶：chongchong2016
四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器的研制

在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。研究開發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。

標(biāo)簽： 實(shí)驗(yàn)室機(jī)器人控制器

上傳時(shí)間： 2013-04-24

上傳用戶：極客
基于FPGA的HDLC協(xié)議控制器的設(shè)計(jì)

本文以符號(hào)多項(xiàng)式理論為基礎(chǔ)，從理論上論證了任意長(zhǎng)度比特組合的CRC校驗(yàn)碼的并行算法，提出了并行CRC計(jì)算的數(shù)學(xué)模型，并且以8位二進(jìn)制序列(即一個(gè)字節(jié))為例，介紹了利用此數(shù)學(xué)模型計(jì)算校驗(yàn)碼的方法，最后給出了與此算法相對(duì)應(yīng)的VHDL模型。經(jīng)過(guò)對(duì)實(shí)驗(yàn)數(shù)據(jù)的對(duì)比分析，表明文中所提并行CRC算法的關(guān)鍵路徑延遲和硬件面積都得到了優(yōu)化，以Top-Down設(shè)計(jì)方法給出了一種HDLC協(xié)議控制器的設(shè)計(jì)方案，用VHDL語(yǔ)言進(jìn)行了行為級(jí)描述，采用Xilinx公司的FPGA產(chǎn)品進(jìn)行實(shí)現(xiàn)。

標(biāo)簽： FPGA HDLC 協(xié)議控制器

上傳時(shí)間： 2013-06-09

上傳用戶：s363994250
TTC側(cè)音測(cè)距關(guān)鍵技術(shù)研究及FPGA實(shí)現(xiàn)

航天測(cè)控通信網(wǎng)是航天工程的重要組成部分。迄今為止，我國(guó)已建成“C頻段測(cè)控網(wǎng)”，及正在建設(shè)的“S頻段測(cè)控網(wǎng)”和“TDRSS測(cè)控網(wǎng)”。測(cè)距單元是測(cè)控系統(tǒng)基帶設(shè)備中的重要功能單元，為航天飛行器提供定位元素。目前，在航天測(cè)距系統(tǒng)中側(cè)音測(cè)距技術(shù)具有最高的測(cè)距精度。本文以中國(guó)電子科技集團(tuán)第十研究所某項(xiàng)目為背景，對(duì)側(cè)音測(cè)距系統(tǒng)中的關(guān)鍵技術(shù)進(jìn)行了詳細(xì)的研究，提出了一些改進(jìn)測(cè)距精度的方法，最后用FPGA實(shí)現(xiàn)了側(cè)音測(cè)距功能單元。本論文主要完成以下工作： 1)完成了直接數(shù)字頻率合成的雜散分析。采用嚴(yán)格的信號(hào)分析方法，運(yùn)用離散傅立葉變換(DFT)和傅立葉變換(FT)，推導(dǎo)了理想狀態(tài)和相位截短條件下的DDS輸出頻譜的數(shù)學(xué)表達(dá)式，并利用systemview仿真軟件建立了DDS相位截短模型，通過(guò)仿真驗(yàn)證了分析結(jié)論的正確性。 2)改進(jìn)了TT&C系統(tǒng)中經(jīng)典的FFT頻率引導(dǎo)算法，增加了頻譜對(duì)稱性分析，在實(shí)現(xiàn)頻率引導(dǎo)的同時(shí)完成了防載波頻率錯(cuò)鎖的功能。 3)首次采用基于正交雙通道相關(guān)原理的數(shù)字相關(guān)相位估計(jì)法來(lái)實(shí)現(xiàn)次側(cè)音匹配和解模糊，降低了設(shè)備復(fù)雜度，提高了測(cè)距精度。針對(duì)低信噪比的情況，提出了基于平滑濾波的數(shù)據(jù)處理方法，提高了相位測(cè)量精度。對(duì)測(cè)距信道中加限幅器導(dǎo)致的測(cè)距信號(hào)信噪比惡化程度做了深入的理論分析。最后，分析了測(cè)距誤差，并對(duì)其中一些引起測(cè)距誤差的因素提出了改善方法。通過(guò)本論文的工作，成功的完成了TT&C側(cè)音測(cè)距終端的研制，系統(tǒng)現(xiàn)已通過(guò)測(cè)試，達(dá)到系統(tǒng)任務(wù)書的各項(xiàng)指標(biāo)要求。

標(biāo)簽： FPGA TTC 關(guān)鍵技術(shù)

上傳時(shí)間： 2013-04-24

上傳用戶：assss
基于FPGA的GPIB控制器的IP核設(shè)計(jì)

當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過(guò)查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來(lái)實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說(shuō)明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語(yǔ)言完成各模塊功能描述，通過(guò)Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過(guò)程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開展進(jìn)一步研究需要做的工作。

標(biāo)簽： FPGA GPIB 控制器 IP核

上傳時(shí)間： 2013-04-24

上傳用戶：rockjablew