闡述了一種基于反射式光電傳感器的直流電機(jī)測(cè)速及控制系統(tǒng)K該系統(tǒng)可適用于無法采用旋轉(zhuǎn)編碼器和測(cè)速電機(jī)進(jìn)行直流電機(jī)測(cè)速與控制的場(chǎng)合L 文中采用斯密特觸發(fā)器、異或門、D 觸發(fā)器以及可逆計(jì)數(shù)器設(shè)計(jì)了可用于脈沖
標(biāo)簽： 反射式 光電傳感器 直流電機(jī) 測(cè)速
上傳時(shí)間： 2013-05-17
上傳用戶：busterman
(臺(tái)達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹，比較實(shí)用
標(biāo)簽： 開關(guān)電源
上傳時(shí)間： 2013-06-15
上傳用戶：ybysp008
高級(jí)數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯(cuò)檢測(cè)功能強(qiáng)大、高效和同步傳輸?shù)牡忍攸c(diǎn)，是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級(jí)數(shù)據(jù)鏈路控制器外設(shè)，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對(duì)HDLC通信過程進(jìn)行控制，將具有成本低廉、靈活性好、便于擴(kuò)展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點(diǎn)。本文在這一背景下，提出了在ARM下實(shí)現(xiàn)鏈路層傳輸?shù)姆桨?，在方案中?shí)現(xiàn)了基于HDLC協(xié)議子集的簡(jiǎn)單協(xié)議。 本文以嵌入式的高速發(fā)展為背景，對(duì)基于ARM核微處理器的鏈路層通信規(guī)程進(jìn)行研究，闡述了HDLC幀的結(jié)構(gòu)、特點(diǎn)和工作原理，提出了在ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的兩種方法，同時(shí)給出其設(shè)計(jì)方案、關(guān)鍵代碼和調(diào)試方法。其中，重點(diǎn)對(duì)無操作系統(tǒng)時(shí)中斷模式下，以及基于操作系統(tǒng)時(shí)ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的方法進(jìn)行了探討設(shè)計(jì)。
標(biāo)簽： ARM 高級(jí)數(shù)據(jù)鏈路控制規(guī)程
上傳時(shí)間： 2013-08-04
上傳用戶：時(shí)代將軍
直流電動(dòng)機(jī)由于具有良好的調(diào)速特性，寬廣的調(diào)速范圍，在某些要求調(diào)速的地方，特別是對(duì)調(diào)速性能指標(biāo)要求較高的場(chǎng)合，如軋鋼機(jī)、龍門刨床、高精度機(jī)床、電動(dòng)汽車等中，得到了廣泛地應(yīng)用。國(guó)外這類調(diào)速系統(tǒng)的價(jià)格高，而國(guó)內(nèi)的同類產(chǎn)品性能指標(biāo)不夠穩(wěn)定，因此設(shè)計(jì)一個(gè)性能價(jià)格比較高的直流調(diào)速系統(tǒng)，對(duì)工業(yè)生產(chǎn)具有重要的現(xiàn)實(shí)意義。 本文采用ARM S3C2410為控制芯片，以模糊PID為智能控制方法，設(shè)計(jì)了基于實(shí)時(shí)嵌入式操作系統(tǒng)μC/OS-Ⅱ的直流電機(jī)調(diào)速系統(tǒng)。首先對(duì)模糊控制及嵌入式系統(tǒng)作了簡(jiǎn)單介紹，構(gòu)建了模糊PID控制的直流電機(jī)調(diào)速系統(tǒng)模型，并在MATLAB環(huán)境下，對(duì)設(shè)計(jì)模型進(jìn)行了仿真，在仿真的基礎(chǔ)上設(shè)計(jì)了控制系統(tǒng)硬、軟件，主要包括MOSFET驅(qū)動(dòng)、光電隔離、鍵盤顯示、轉(zhuǎn)速測(cè)量、H橋可逆控制部分等，并將嵌入式操作系統(tǒng)μC/OS-Ⅱ移植到該系統(tǒng)中，實(shí)現(xiàn)了對(duì)直流電機(jī)的良好調(diào)速性能。 控制系統(tǒng)硬件實(shí)現(xiàn)模塊化設(shè)計(jì)，線路簡(jiǎn)單，可靠性高。軟件設(shè)計(jì)采用可讀性強(qiáng)的C語言，自底層向上層的原則設(shè)計(jì)，程序邏輯性強(qiáng)、易于修改維護(hù)。以ARM為核心的控制系統(tǒng)，結(jié)構(gòu)簡(jiǎn)單，抗干擾能力強(qiáng)，性價(jià)比高。仿真和試驗(yàn)表明：基于模糊PID智能控制的直流電機(jī)調(diào)速方法是可行的，有很好的應(yīng)用前景。
上傳時(shí)間： 2013-04-24
上傳用戶：yqq309
本書是作者多年來從事通用變頻器控制系統(tǒng)設(shè)計(jì)與維護(hù)的教學(xué)和科研工 作的總結(jié)。它介紹了交流調(diào)速自動(dòng)控制系統(tǒng)設(shè)計(jì)的基礎(chǔ)知識(shí), 著重講述了通 用變頻器的工作原理及控制系統(tǒng)的構(gòu)造方法; 從實(shí)際工程出發(fā), 既介紹了單 機(jī)控制系統(tǒng)的組成, 又介紹了多機(jī)同步傳動(dòng)變頻器網(wǎng)絡(luò)控制系統(tǒng)的組成知 識(shí); 針對(duì)不同的生產(chǎn)工藝要求, 對(duì)通用變頻器的應(yīng)用方法、注意事項(xiàng)和維修 方法, 通過應(yīng)用實(shí)例都做了詳細(xì)介紹。
標(biāo)簽： 通用變頻器 調(diào)速控制
上傳時(shí)間： 2013-08-05
上傳用戶：dct灬fdc
隨著科學(xué)技術(shù)的飛速發(fā)展，各科學(xué)領(lǐng)域?qū)y(cè)試技術(shù)提出了越來越高的要求。調(diào)速器試驗(yàn)臺(tái)是調(diào)試、校驗(yàn)調(diào)速器性能的一種試驗(yàn)工具，是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗(yàn)設(shè)備?；贏RM嵌入式平臺(tái)和uC/OS-II實(shí)時(shí)操作系統(tǒng)的嵌入式控制調(diào)速器試驗(yàn)臺(tái)是基于國(guó)內(nèi)外調(diào)速器測(cè)試技術(shù)的發(fā)展趨勢(shì)和工作的實(shí)際要求。本調(diào)速試驗(yàn)臺(tái)充分利用了嵌入式單片機(jī)技術(shù)和傳感器技術(shù)，通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機(jī)的轉(zhuǎn)速、調(diào)速器的齒條位移等等，經(jīng)過單片機(jī)系統(tǒng)處理并輸出結(jié)果來實(shí)現(xiàn)調(diào)速器試驗(yàn)臺(tái)的功能，并運(yùn)用新型的全彩液晶顯示屏將各種試驗(yàn)數(shù)據(jù)顯示出來。 本文主要是針對(duì)調(diào)速試驗(yàn)臺(tái)控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實(shí)現(xiàn)模塊化設(shè)計(jì)的基礎(chǔ)上，借鑒了“開發(fā)平臺(tái)”的設(shè)計(jì)思想，首先，在ARM嵌入式最小系統(tǒng)的基礎(chǔ)上架構(gòu)通用的硬件平臺(tái)，對(duì)測(cè)控平臺(tái)的硬件結(jié)構(gòu)進(jìn)行設(shè)計(jì)，特別是對(duì)于關(guān)鍵的接口電路進(jìn)行了比較深入的研究，針對(duì)不同的應(yīng)用，集成了多種接口電路。其次，在實(shí)現(xiàn)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)uC/OS-II在ARM上可移植的基礎(chǔ)上，架構(gòu)了通用的軟件平臺(tái)，對(duì)接口電路驅(qū)動(dòng)程序進(jìn)行模塊化設(shè)計(jì)。最后，研究了基于參數(shù)實(shí)時(shí)可變型的一種新型的PID控制算法，并將此PID算法作為調(diào)速試驗(yàn)臺(tái)的控制算法。 通過對(duì)本系統(tǒng)的研究開發(fā)，提高了調(diào)速器試驗(yàn)臺(tái)的測(cè)試精度，也使性能更加穩(wěn)定可靠，實(shí)現(xiàn)了整個(gè)測(cè)試過程的自動(dòng)化，從而減輕了試驗(yàn)人員的勞動(dòng)強(qiáng)度，提高了工作效率，降低了試驗(yàn)成本，也同時(shí)消除了安全隱患，因此對(duì)本課題的研究具有較大的現(xiàn)實(shí)意義。
標(biāo)簽： ARM COS 調(diào)速器 試驗(yàn)臺(tái)
上傳時(shí)間： 2013-07-20
上傳用戶：ggwz258
近年來，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對(duì)數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對(duì)串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對(duì)串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對(duì)系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測(cè)試與分析，達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間： 2013-07-31
上傳用戶：aeiouetla
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對(duì)比分析了幾種多用戶檢測(cè)算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著，針對(duì)WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消，需要對(duì)用戶信號(hào)重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上，衍生出符號(hào)級(jí)上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽： WCDMA FPGA 多用戶檢測(cè) 下行鏈路
上傳時(shí)間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
本文主要介紹了如何運(yùn)用可編程邏輯器件(FPGA)實(shí)現(xiàn)電機(jī)的變頻調(diào)速控制系統(tǒng)?！ ∧壳?，電機(jī)控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(jī)(MCU)或數(shù)字信號(hào)處理器(DSP)。而FPGA的數(shù)字資源豐富、工作頻率高、可在系統(tǒng)編程等特點(diǎn)使得開發(fā)靈活、開發(fā)周期相對(duì)短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應(yīng)電機(jī)，簡(jiǎn)化了硬件和軟件設(shè)計(jì)，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機(jī)以外：可以制成通用的“IP核”應(yīng)用到MCU(或DSP)，或是作為片內(nèi)外設(shè)，這樣就節(jié)約了片內(nèi)資源；另外，它還是ASIC設(shè)計(jì)的驗(yàn)證的必經(jīng)階段，這是本文選題和工作的意義。本文設(shè)計(jì)的FPGA調(diào)速控制系統(tǒng)以及2個(gè)IP核，下載到芯片，通過驗(yàn)證?！ ”疚牡谝徽戮w論介紹了可編程邏輯器件的發(fā)展、應(yīng)用，以及EDA的發(fā)展歷程，還介紹了ASIC等。針對(duì)FPGA的快速發(fā)展，論述了它在變頻調(diào)速技術(shù)應(yīng)用中的優(yōu)勢(shì)。 第二章介紹了交流電動(dòng)機(jī)變頻調(diào)速技術(shù)及其相關(guān)技術(shù)的發(fā)展和應(yīng)用情況。著重介紹了電壓空間矢量調(diào)制方式，以及矢量控制技術(shù)、技術(shù)發(fā)展。 第三章詳細(xì)介紹了SVPWM調(diào)速系統(tǒng)整個(gè)系統(tǒng)的FPGA設(shè)計(jì)，給出了設(shè)計(jì)思路、具體方案、邏輯時(shí)序分析；最后給出了軟件仿真結(jié)果和實(shí)驗(yàn)波形對(duì)照。文中還給出了SVPWM調(diào)速系統(tǒng)運(yùn)用的FPGA設(shè)計(jì)結(jié)果，驅(qū)動(dòng)電機(jī)，得到實(shí)驗(yàn)波形。論證了FPGA在調(diào)速系統(tǒng)應(yīng)用中的可行性和意義?！ 〉谒恼陆榻B了作者針對(duì)課題相關(guān)的一些內(nèi)容所設(shè)計(jì)出的IP核，給出的實(shí)驗(yàn)結(jié)果等。 論文最后，對(duì)本課題所做的工作進(jìn)行了簡(jiǎn)單的總結(jié)。
標(biāo)簽： FPGA 全數(shù)字 交流變頻 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：zhaiyanzhong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
