以dsPIC30F3010為主要核心部件，通過軟件編程控制IPM模塊FSBB20CH60驅動交流感應電機進行變頻調速，同時輔以LED數碼顯示、鍵盤設置、門鎖控制等部分，設計了一個調速性能好、線路簡單可靠、性價比高的離心機專用變頻調速系統。
上傳時間： 2014-12-28
上傳用戶：D&L37
為對開關磁阻電機調速進行實時控制，設計了一款基于DSP的TMS320F2812數字信號處理器為控制核心，設計開發了開關磁阻電機調速系統。以模塊化的思想設計了MCU控制系統、位置檢測系統、不對稱功率電路等模塊。給出了軟件設計的思想和方法，完成了嵌入式軟件系統的開發。該調速系統結構簡單、成本低廉、起動轉矩大及調速范圍寬等優點，具有很好的發展前景。
上傳時間： 2014-12-28
上傳用戶：啊颯颯大師的
針對運行中火車測速運用多普勒效應采用DSP 設計雷達測速系統并闡述了其基本設計思想與工作原理給出系統硬件軟件設計結構和原理圖改善了原有光電測速精度提高了系統工作穩定性和可靠性經實驗證明DSP 采集板工作穩定測速效果好關鍵詞DSP; 雷達測速; 多普勒效應 On Board DSP-Based Radar Speed Measurement System TANG Wei, SUN Zhi-fang, CHEN Quan (Dept.of computer Science,Yangtze University,Jingzhou 434023,China)Abstract: This paper presents a DSP-based train speed measurement by using Doppler radar. The structure of the system is introduced.The hardware and software are also discussed.Key words: DSP; rader speed measurement; doppler principle
上傳時間： 2013-10-27
上傳用戶：003030
FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，
上傳時間： 2013-10-21
上傳用戶：zhyfjj
為了能實時監控無人機的狀態和提高無人機的安全可靠性，本設計利用FPGA高速率、豐富的片上資源和靈活的設計接口，設計了一套無人機多路監控系統。該監控系統具備了將處于無人機不同位置的攝像機所采集的視頻信息，傳送給地面站控制設備，并在同一臺顯示器上實現同步顯示的功能。仿真結果表明，該系統可以很好的保證監控視頻的實時性、和高清度，確保無人機完成偵查任務。
上傳時間： 2013-10-22
上傳用戶：cxl274287265
摘 要：研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據，按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優勢，應用靈活的的多路視頻信號的合成技術和數字圖像處理算法，實現實時處理多路視頻數據。
上傳時間： 2014-12-05
上傳用戶：jiangfire
伺服舵機作為基本的輸出執行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產生舵機的控制信號舊。應 用模擬電路產生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產生PWM信 號，當信號路數較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執 行的，會產生較大的延遲，從而使PWM信號波形 不穩，導致舵機發生顫振。
上傳時間： 2014-12-28
上傳用戶：ainimao
七天玩轉Altera：學習FPGA必經之路包括基礎篇、時序篇和驗證篇三個部分。
上傳時間： 2013-10-11
上傳用戶：woshinimiaoye
為有效控制固態功率調制設備,提高系統的可調性和穩定性,介紹了一種基于現場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發器的設計方法和實現電路。該觸發器可選擇內或外觸發信號,可遙控或本控,能產生多路頻率、寬度和延時獨立可調的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發器輸出脈沖信號達到了較高的調整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調整,滿足了脈沖發生器的要求,提高了脈沖功率調制系統的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
<bdo id="c8ggu"></bdo>
