一区二区三区韩国免费中文网站 ,亚洲精品美女久久久久,www.综合

設(shè)計流程

工控軟件組態(tài)王與單片機多機串口通訊的設(shè)計

詳細介紹工控軟件組態(tài)王與單片機多機串口通訊的設(shè)計原理。分析組態(tài)王提供的直接與單片機串口通信方法的優(yōu)點，給出系統(tǒng)基于RS-485總線傳輸?shù)慕涌陔娐吩韴D。根據(jù)組態(tài)王提供的通訊協(xié)議和單片機多機串口通訊的原理，給出程序設(shè)計流程與思路。 Abstract: In this paper，the design principle of communication between multi-SCM and KingView by serial ports is described in detail.We analysis the advantage of method supplied by KingView,by which KingView can communicate with serial ports of SCM directly，and provide the system’s interface circuit based on the RS-485transmission line.We provide flow diagram of programming and thinking on the basis of communication protocol supplied by KingView and principle of communication among multi-SCM through serial ports.

標簽： 工控軟件單片機串口通訊多機

上傳時間： 2013-12-19

上傳用戶：tecman
基于C8051F410的光電式引張線儀設(shè)計

根據(jù)大壩變形監(jiān)測的實際需求,以C8051F410為硬件控制平臺,采用先進的CCD技術(shù),設(shè)計了用于大壩水平位移監(jiān)測的具有高精度自動測量功能的引張線儀.重點闡述了檢測儀器的工作原理、硬件整體實現(xiàn)方案及軟件設(shè)計流程.測量結(jié)果表明該儀器具有很強的實用性.

標簽： C8051F410 光電式

上傳時間： 2013-11-06

上傳用戶：wudu0932
基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計

針對使用硬件描述語言進行設(shè)計存在的問題，提出一種基于FPGA并采用DSP Builder作為設(shè)計工具的數(shù)字信號處理器設(shè)計方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設(shè)計流程，設(shè)計了一個12階FIR 低通數(shù)字濾波器，通過Quartus 時序仿真及嵌入式邏輯分析儀SignalTapⅡ硬件測試對設(shè)計進行了驗證。結(jié)果表明，所設(shè)計的FIR 濾波器功能正確，性能良好。 Abstract: Aiming at the problems in designing DSP using HDL，a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.

標簽： Builder FPGA DSP 數(shù)字信號處理器

上傳時間： 2013-11-17

上傳用戶：lo25643
基于Xilinx公司的SOPC的以太網(wǎng)設(shè)計

　　1．設(shè)計（論文）的主要任務(wù)及目標　　（1）研究SOPC理論如何應(yīng)用于以太網(wǎng)終端設(shè)計；　　（2）研究如何使用EDK軟件和IP核搭建整個設(shè)計硬件結(jié)構(gòu)；　　（3）在開發(fā)板上實現(xiàn)以太網(wǎng)終端設(shè)計，驗證整個結(jié)論。　　2．設(shè)計（論文）的基本要求和內(nèi)容　　（1）符合以太網(wǎng)設(shè)計的基本概念和原理；　　（2）能準確運用EDK軟件在嵌入式系統(tǒng)設(shè)計中的優(yōu)勢；　　（3）選取合適的對象，并構(gòu)造合理的以太網(wǎng)模型。圖 Xilinx的SOPC設(shè)計流程

標簽： Xilinx SOPC 以太網(wǎng)

上傳時間： 2013-11-04

上傳用戶：1184599859
Xilinx FPGA設(shè)計實例介紹

　　電子發(fā)燒友網(wǎng)：針對目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對Xilinx 公司的FPGA及其設(shè)計流程不是很熟悉，所以特意在此整理了一些相關(guān)知識，希望對大家有所幫助。當然也希望Xilinx FPGA愛好者能跟我們一起來探討學習！　　本文主要幫助大家熟悉利用ISE進行Xilinx 公司FPGA 代碼開發(fā)的基本流程。主要是幫助初學者了解和初步掌握 ISE 的使用，不需要 FPGA 的開發(fā)基礎(chǔ)，所以對每個步驟并不進行深入的討論。圖實例顯示成果圖

標簽： Xilinx FPGA 設(shè)計實例

上傳時間： 2013-11-06

上傳用戶：時代將軍
成為Xilinx FPGA設(shè)計專家(基礎(chǔ)篇)

　　之前也一直在做關(guān)于Xilinx FPGA各個方面的文章，但是總體而言就顯得有些雜，總希望能有人能整理一下便于查閱;另外針對目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對Xilinx 公司的FPGA及其設(shè)計流程不是很熟悉，所以想了想，最終還是決定自己動手整合一下。一方面給自己梳理梳理相關(guān)知識架構(gòu)，另一方面的話，跟大家分享分享，希望對大家有所幫助，當然更加希望Xilinx? FPGA工程師/愛好者能跟我們一起來探討學習!《成為Xilinx FPGA設(shè)計專家》這本電子書，計劃分為3大部分：基礎(chǔ)篇、提升篇、高級篇。　　當然這里講的就是《成為Xilinx FPGA設(shè)計專家》(基礎(chǔ)篇)。本電子書主要論述了等相關(guān)內(nèi)容。本電子書旨在解決工程師日常設(shè)計中所需的基礎(chǔ)知識，希望這本電子書可以對各位Xilinx? FPGA工程師/愛好者有所幫助。

標簽： Xilinx FPGA 家

上傳時間： 2013-11-02

上傳用戶：q986086481
華為 FPGA設(shè)計高級技巧Xilinx篇

　　隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關(guān)心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升　　目前我們的設(shè)計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設(shè)計方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時我相信ASIC設(shè)計以后也會如此此時如果我們不在設(shè)計方法設(shè)計技巧上有所提高是無法面對這些龐大的基于深亞微米技術(shù)的電路設(shè)計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出　也要求我們盡可能在比較小的器件里完成比較多的功能　　本文從澄清一些錯誤認識開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設(shè)計過程中應(yīng)當注意的問題和可以采用的設(shè)計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設(shè)計方法熟悉HDL語言對FPGA的結(jié)構(gòu)有所了解對FPGA設(shè)計流程比較了解

標簽： Xilinx FPGA 華為高級技巧

上傳時間： 2013-11-06

上傳用戶：asdfasdfd
野外環(huán)境多點溫度自動采集系統(tǒng)設(shè)計

系統(tǒng)以AT89C2051為核心，基于DS18B20的單總線模式設(shè)計了一個多點環(huán)境溫度采集系統(tǒng)，解決了傳統(tǒng)測溫系統(tǒng)的結(jié)構(gòu)復雜，功耗高，不適應(yīng)野外無人值守環(huán)境溫度檢測的問題。文章給出了各模塊的硬件電路，軟件設(shè)計流程以及程序編制中的注意事項。經(jīng)實驗，該系統(tǒng)工作穩(wěn)定可靠，功耗低，非常適合無人值守情況下的野外環(huán)境溫度檢測。

標簽： 環(huán)境多點溫度自動

上傳時間： 2013-10-30

上傳用戶：truth12
SOC設(shè)計SI分析優(yōu)化方法研究

基于集成電路規(guī)模與設(shè)計工藝不斷發(fā)展的現(xiàn)狀，SI問題日益突出和嚴重。系統(tǒng)介紹了SOC設(shè)計SI的概念、分類及產(chǎn)生基理，根據(jù)電路工程設(shè)計經(jīng)驗，重點闡述了在SOC設(shè)計SI的設(shè)計、優(yōu)化、分析方法，介紹了利用EDA設(shè)計工具在芯片設(shè)計過程中對SI進行阻止、優(yōu)化、分析的流程及方法，并對各種設(shè)計優(yōu)化方法進行了利弊的對比分析，對芯片設(shè)計提供了很好的指導，結(jié)合EDA工具及合理的設(shè)計流程方法能夠有效的保證芯片設(shè)計的良率和性能。

標簽： SOC 分方法研究

上傳時間： 2013-11-01

上傳用戶：copu
一個畫板十年工程師總結(jié)PCB設(shè)計的經(jīng)驗（經(jīng)典）

一般PCB基本設(shè)計流程如下：前期準備->PCB結(jié)構(gòu)設(shè)計->PCB布局->布線->布線優(yōu)化和絲印->網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查->制版。　　第一：前期準備。這包括準備元件庫和原理圖。“工欲善其事，必先利其器”，要做出一塊好的板子，除了要設(shè)計好原理之外，還要畫得好。在進行PCB設(shè)計之前，首先要準備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel 自帶的庫，但一般情況下很難找到合適的，最好是自己根據(jù)所選器件的標準尺寸資料自己做元件庫。原則上先做PCB的元件庫，再做SCH的元件庫。PCB的元件庫要求較高，它直接影響板子的安裝；SCH的元件庫要求相對比較松，只要注意定義好管腳屬性和與PCB元件的對應(yīng)關(guān)系就行。PS：注意標準庫中的隱藏管腳。之后就是原理圖的設(shè)計，做好后就準備開始做PCB設(shè)計了。

標簽： PCB 工程師經(jīng)驗

上傳時間： 2013-11-20

上傳用戶：XLHrest