高通系列處理器深度分析
上傳時間： 2013-10-17
上傳用戶：copu
高通(Qualcomm)不只是一家在移動SoC芯片和3G通信技術上造詣頗深的公司，而且是一家擁有移動GPU自主設計能力和生產能力的公司。移動GPU是SoC芯片的一部分，與ARM架構的通用處理器(CPU)一起構成SoC芯片體現應用性能的兩個重要部分。
上傳時間： 2013-11-17
上傳用戶：三人用菜
高通智能手機芯片列表,向大家列舉了高通的眾多芯片
上傳時間： 2013-10-12
上傳用戶：zhliu007
高通驍龍各代處理器解析
上傳時間： 2013-11-16
上傳用戶：zaizaibang
2010 年，科通成為Cadence 公司在中國規模最大的增值代理商，科通也是Cadence 公司唯一代理區域覆蓋全國，唯一代理產品范圍覆蓋Cadence PCB 全線（Allegro 和Orcad）的增值服務商。隨著業界領先的信號完整性和電源完整性仿真軟件供應商Sigrity 成為Cadence 的一員，全新的Cadence 芯片封裝/PCB 板協同設計及仿真解決方案，讓你能夠迅速優化芯片和封裝之間的網絡連接，以及封裝與PCB 之間的網絡連接。同時通過網表管理、自動優化路徑以及信號和電源完整性分析，可以對產品的成本與性能進行優化。
標簽： Cadence_PCB 2013
上傳時間： 2013-10-22
上傳用戶：haoxiyizhong
21天學通C++ 中文第四版 康博創作室 翻譯
標簽： 翻譯
上傳時間： 2013-11-10
上傳用戶：wxhwjf
2010 年，科通成為Cadence 公司在中國規模最大的增值代理商，科通也是Cadence 公司唯一代理區域覆蓋全國，唯一代理產品范圍覆蓋Cadence PCB 全線（Allegro 和Orcad）的增值服務商。隨著業界領先的信號完整性和電源完整性仿真軟件供應商Sigrity 成為Cadence 的一員，全新的Cadence 芯片封裝/PCB 板協同設計及仿真解決方案，讓你能夠迅速優化芯片和封裝之間的網絡連接，以及封裝與PCB 之間的網絡連接。同時通過網表管理、自動優化路徑以及信號和電源完整性分析，可以對產品的成本與性能進行優化。
標簽： Cadence_PCB 2013
上傳時間： 2013-10-08
上傳用戶：comua
對于電子產品設計師尤其是線路板設計人員來說，產品的可制造性設計（Design For Manufacture，簡稱DFM）是一個必須要考慮的因素，如果線路板設計不符合可制造性設計要求，將大大降低產品的生產效率，嚴重的情況下甚至會導致所設計的產品根本無法制造出來。目前通孔插裝技術（Through Hole Technology，簡稱THT）仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關的DFM方法，這些原則從本質上來講具有普遍性，但不一定在任何情況下都適用，不過，對于與通孔插裝技術打交道的PCB設計人員和工程師來說相信還是有一定的幫助。1、排版與布局在設計階段排版得當可避免很多制造過程中的麻煩。（1）用大的板子可以節約材料，但由于翹曲和重量原因，在生產中運輸會比較困難，它需要用特殊的夾具進行固定，因此應盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內，這樣有助于在產品更換時縮短調整導軌、重新擺放條形碼閱讀器位置等所導致的停機時間，而且板面尺寸種類少還可以減少波峰焊溫度曲線的數量。（2）在一個板子里包含不同種拼板是一個不錯的設計方法，但只有那些最終做到一個產品里并具有相同生產工藝要求的板才能這樣設計。（3）在板子的周圍應提供一些邊框，尤其在板邊緣有元件時，大多數自動裝配設備要求板邊至少要預留5mm的區域。（4）盡量在板子的頂面(元件面)進行布線，線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線，因為生產過程中都是通過板邊進行抓持，邊上的線路會被波峰焊設備的卡爪或邊框傳送器損壞。（5）對于具有較多引腳數的器件（如接線座或扁平電纜），應使用橢圓形焊盤而不是圓形，以防止波峰焊時出現錫橋(圖1)。
上傳時間： 2013-10-26
上傳用戶：gaome
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
高通的cmda語音壓縮算法is96a源代碼. 針對自己的dsp將最耗時的c改成匯編就幾乎是商用代碼了.
上傳時間： 2014-01-24
上傳用戶：luke5347
<strike id="66cwg"></strike>