為了克服復雜環境下單振動傳感器誤報率高的問題，采用了傳感器陣列的定位（定區域）技術消除環境干擾的方法。首先首次提出了傳感器陣列的最佳分布模型和傳感器陣列消除環境干擾的算法模型，然后給出了目標定位（定區域）的具體算法，最后將傳感器陣列定位（定區域）方法與單傳感器方法進行實驗對比。實驗結果表明：本方法消除環境干擾效果好，目標定位（定區域）的精度高、檢測率高。
上傳時間： 2013-11-11
上傳用戶：hopy
LTE基站誤碼率測試是基站射頻測試中最為關鍵的測試項目之一，提出一種快速、高效的測試方法和測試架構。該方案采用基站射頻板作為數據采集卡、完成上行鏈路的解調和模擬信號轉換成I/Q數據功能，利用ADS、MATLAB搭建上行信道的同步、解碼功能。測試表明該方案的測試精度達到 0.2dB，完全滿足研發和生產中測試上行相關射頻指標的功能需求， 同時本設計還具有開發周期短、投資成本低，操作簡便、很強的跨系統移植能力。
上傳時間： 2013-11-17
上傳用戶：xhwst
很多教材都是從統計的觀點討論分析了最佳接收機的誤碼率問題，統計的觀點認為信道的噪聲是非帶限的高斯白噪聲，分析的過程也假設接收機非帶限。但是從實際和濾波的觀點來看，任何形式的接收機都是頻帶受限的，進入到接收機檢測器的噪聲頻帶也會受限。文中基于統計和濾波的觀點，討論了最佳接收機的誤碼率問題，得出的結論相同，但是分析的過程體現了兩者的不同之處，有助于更好的了解數字信號的最佳接收。
上傳時間： 2013-11-04
上傳用戶：爺的氣質
給出了相控陣雷達空域搜索的基本應用方法和特例,并從法線方向跟蹤、不同數據率目標跟蹤、多通道跟蹤、偏角跟蹤等4個方面,提出了空域目標跟蹤的應用方法,實驗驗證表明,這些方法在任務中均得到了較好的應用。
上傳時間： 2013-11-24
上傳用戶：glxcl
針對能量受限的無線傳感器網絡，該文綜合考慮了協作節點數量和調制方式對系統能量有效性的影響，提出一種能量最優的綜合優化方法。文中首先給出了在Rayleigh 衰落信道環境下，協作通信系統采用二相相移鍵控(BPSK)和M 進制正交幅度調制(MQAM)時誤碼率的閉式表達，同時對協作通信的系統能耗進行了分析。在此基礎上，根據能耗最小化原則對協作節點數量和調制方式進行了聯合優化。仿真結果表明，與調制方式固定或協作節點數固定的系統相比，該方案能進一步降低協作通信的系統能耗。
上傳時間： 2013-11-21
上傳用戶：angle
單片機C語言程序設計實訓-基于8051+Proteus仿真：74HC595串入并出芯片應用。代碼齊全，可以舉一反三！
上傳時間： 2014-03-23
上傳用戶：ukuk
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-10-21
上傳用戶：huql11633
信號完整性是高速數字系統中要解決的一個首要問題之一，如何在高速PCB 設計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經成為當今系統設計能否成功的關鍵。在這方面，差分線對具有很多優勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩定的可靠性等。目前，差分線對在高速數字電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分線對設計。介紹了差分線對在PCB 設計中的一些要點，并給出具體設計方案。
上傳時間： 2013-10-26
上傳用戶：lps11188
本文對數字基帶信號脈沖成型濾波的應用、原理及實現進行了研究。首先介紹了數字成型濾波的應用意義并分析了模擬和數字兩種硬件實現方法，接著介紹了成形濾波器設計所需要MATLAB軟件，以及利用ISE system generator在FPGA上進行濾波器實現的優勢。文中給出了成形濾波函數的數學模型，討論了幾種常用成形濾波函數的傳輸特性以及對傳輸系統信號誤碼率的影響。然后介紹了本次設計中使用到的數字成形濾波器設計的幾種FIR濾波器結構。把各種設計方案進行仿真，比較仿真結果，最后根據實際應用的情況并結合設計仿真中出現的問題進行分析，得出各種設計結構的優缺點以及適合應用的場合。
上傳時間： 2013-10-22
上傳用戶：tyler
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
