描述了用CoolRunner CPLD實(shí)現(xiàn)mp3 player的一種方法，值得學(xué)習(xí)
標(biāo)簽： CoolRunner player CPLD mp3
上傳時(shí)間： 2013-08-28
上傳用戶：chenhr
用vhdl實(shí)現(xiàn)的除法器
標(biāo)簽： vhdl 除法器
上傳用戶：wd450412225
用vhdl編寫的pci源代碼。花了我2000多元錢買來的，編譯通過！
標(biāo)簽： vhdl 2000 pci 編寫
上傳時(shí)間： 2013-08-29
上傳用戶：brilliantchen
用s3c44b0x和 CIS（ContactImage Sensor) 傳感器接口
標(biāo)簽： ContactImage s3c44b0x Sensor CIS
上傳時(shí)間： 2013-08-30
上傳用戶：chens000
自己課程設(shè)計(jì)寫的程序，用FPGA控制ADC0809的轉(zhuǎn)換時(shí)序來完成模/數(shù)轉(zhuǎn)換，然后將轉(zhuǎn)換完的數(shù)字信號(hào)傳遞給0832
標(biāo)簽： FPGA 0809 ADC 轉(zhuǎn)換
上傳用戶：小寶愛考拉
BulkIn是FPGA向CY7C68013發(fā)送數(shù)據(jù)\r\nBulkOut是FPGA從CY7C68013接收數(shù)據(jù),可以用LED顯示\r\n
標(biāo)簽： C68013 68013 FPGA CY7
上傳用戶：anng
介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器
標(biāo)簽： MIL-STD FPGA 1553 設(shè)計(jì)實(shí)現(xiàn)
上傳用戶：Amygdala
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳用戶：xingyuewubian
此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換，希望對(duì)大家有用
標(biāo)簽： PFGA VHDL 程序 傅立葉變換
上傳用戶：tonyshao
用CPLD驅(qū)動(dòng)SJA1000 CAN控制器
標(biāo)簽： CPLD 1000 CAN SJA
上傳時(shí)間： 2013-08-31
上傳用戶：壞壞的華仔
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
