百進(jìn)制計(jì)數(shù)器
利用vhdl語言編寫百進(jìn)制計(jì)數(shù)器（程序代碼）...
進(jìn)制計(jì)數(shù)器技術(shù)資料
?? 資源總數(shù)：6093
?? 源代碼：18884
?? 進(jìn)制計(jì)數(shù)器全部資料 (6093個(gè))
十六進(jìn)制七段數(shù)碼顯示器的Verilog設(shè)計(jì)
學(xué)習(xí)7段數(shù)碼顯示譯碼器、十六進(jìn)制計(jì)數(shù)器以及頂層連接模塊的Verilog設(shè)計(jì)； 2、掌握組合邏輯，時(shí)序邏輯以及用例化語句實(shí)現(xiàn)頂層模塊的Verilog設(shè)計(jì)方法； 3、熟悉QuartusⅡ的...
M進(jìn)制可逆計(jì)數(shù)器的設(shè)計(jì)、仿真及實(shí)驗(yàn)
M進(jìn)制可逆計(jì)數(shù)器的設(shè)計(jì)、仿真及實(shí)驗(yàn)...
該程序?qū)崿F(xiàn)的是10進(jìn)制的計(jì)數(shù)器
該程序?qū)崿F(xiàn)的是10進(jìn)制的計(jì)數(shù)器，具有置位復(fù)位的功能。...
24,60,100進(jìn)制的計(jì)數(shù)器
24,60,100進(jìn)制的計(jì)數(shù)器，還有數(shù)字時(shí)鐘，歡迎下載哦~...
該代碼是100進(jìn)制可逆計(jì)數(shù)器的源代碼
該代碼是100進(jìn)制可逆計(jì)數(shù)器的源代碼，已經(jīng)在軟件上調(diào)試過了，比較有用的...
帶左拐的交通燈設(shè)計(jì)與25進(jìn)制的加法計(jì)數(shù)器
帶左拐的交通燈設(shè)計(jì)與25進(jìn)制的加法計(jì)數(shù)器，Maxplus2軟件中的Verilog語言編寫...
60進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)時(shí)主要采用數(shù)電知識(shí)
60進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)時(shí)主要采用數(shù)電知識(shí)，采用清零法和反饋置數(shù)法進(jìn)行電路設(shè)計(jì)。用兩片74161，采用反饋清零法進(jìn)行電路設(shè)計(jì)，此時(shí)相當(dāng)于設(shè)計(jì)兩個(gè)加法計(jì)數(shù)器，左邊的是高位片，此時(shí)的高位片在電路中相當(dāng)于是一...
使用VHDL實(shí)現(xiàn)16進(jìn)制的計(jì)數(shù)器的算法程序
使用VHDL實(shí)現(xiàn)16進(jìn)制的計(jì)數(shù)器的算法程序...
1.七段數(shù)碼管譯碼器 2.4人表決器 3.4進(jìn)制加減法計(jì)數(shù)器~具有進(jìn)位和借位功能
1.七段數(shù)碼管譯碼器 2.4人表決器 3.4進(jìn)制加減法計(jì)數(shù)器~具有進(jìn)位和借位功能...