利用vhdl語言編寫百進制計數器（程序代碼）
資源簡介：利用vhdl語言編寫百進制計數器（程序代碼）
上傳時間： 2018-12-20
上傳用戶：你聽哦哦
資源簡介：6進制計數器VHDL程序 --文件名：counter6.vhd。 --功能：6進制計數器，有進位C
上傳時間： 2013-04-24
上傳用戶：蠢蠢66
資源簡介：10進制計數器VHDL程序 --文件名：counter10.vhd。 --功能：10進制計數器，有進位C
上傳時間： 2013-07-18
上傳用戶：2525775
資源簡介：24進制計數器VHDL程序 --文件名：counter24.vhd。 --功能：24進制計數器。
上傳時間： 2013-05-19
上傳用戶：shizhanincc
資源簡介：計數器是一種重要的時序邏輯電路，廣泛應用于各類數字系統中。介紹以集成計數器74LS161和74LS160為基礎，用歸零法設計N進制計數器的原理與步驟。用此方法設計了3種36進制計數器，并用Multisim10軟件進行仿真。計算機仿真結果表明設計的計數器實現了36進制計數...
上傳時間： 2013-10-11
上傳用戶：gtzj
資源簡介：電子時鐘VHDL程序與仿真 10進制計數器設計與仿真 6進制計數器設計與仿真
上傳時間： 2014-08-13
上傳用戶：ztj182002
資源簡介：四進制計數器模塊，使用VHDL語言編寫，在ISE8.1中經過測試的模型
上傳時間： 2014-11-28
上傳用戶：jyycc
資源簡介：3-8譯碼器,BCD碼轉換10進制,計數器
上傳時間： 2014-08-12
上傳用戶：Andy123456
資源簡介：利用掃描加記數程序實現百進制,適合VHDL的初學者使用.
上傳時間： 2015-07-16
上傳用戶：dongbaobao
資源簡介：Quartus環境下的1000進制計數器的掃描顯示電路
上傳時間： 2013-12-27
上傳用戶：CHENKAI
資源簡介：Quartus環境下的12進制計數器的掃描顯示電路
上傳時間： 2014-12-21
上傳用戶：lanhuaying
資源簡介：同步計數器和異步計數器在設計時有哪些區別？試用 六進制計數器和一個十進制計數器構成一個六十進制同步計數器。
上傳時間： 2013-12-14
上傳用戶：xiaoyunyun
資源簡介：六十進制計數器.電子萬年歷是計數器的應用之一.年由月的十二進制計數器進位+1得到.月是日的三十進制計數器進位+1得到.日是小時的二十四進制計數器進位+1得到.小時是分的六十進制計數器進位+1得到.分是秒的六十進制計數器進位+1得到.本程序基于VHDL.其開發環境...
上傳時間： 2014-11-29
上傳用戶：13215175592
資源簡介：基于vhdl的6進制計數器模塊，實現0-5計數
上傳時間： 2016-03-12
上傳用戶：hebmuljb
資源簡介：基于vhdl的10進制計數器模塊，實現0-9計數
上傳時間： 2013-12-31
上傳用戶：hxy200501
資源簡介：任意進制計數器的仿真分析multisim8
上傳時間： 2016-04-06
上傳用戶：diets
資源簡介：題目：電子時鐘的設計 一、實驗目的： 1． 掌握多位計數器相連的設計方法。 2． 掌握十進制、六十進制、二十四進制計數器的設計方法。 3． 繼續鞏固多位數碼管的驅動及編碼。 4． 掌握揚聲器的驅動 5． 掌握EPLD技術的層次化設計方法 二、實驗要求：...
上傳時間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：數字系統設計中的全加器、10進制計數器、2-4譯碼器、摩爾狀態機、2-1路選擇器的源代碼
上傳時間： 2014-01-06
上傳用戶：許小華
資源簡介：10進制計數器，VHDL描述的，實驗必備
上傳時間： 2013-12-29
上傳用戶：小鵬
資源簡介：這是二十四進制計數器的源程序，有需要的同學可以參照一下！
上傳時間： 2017-01-20
上傳用戶：nairui21
資源簡介：60進制計數器 序列檢測器 適用于MAX PLUS2程序開發
上傳時間： 2013-12-02
上傳用戶：wuyuying
資源簡介：兩位獨立數碼管100進制計數器，每1秒計數一次。從0到99，到99后又回到0.
上傳時間： 2013-12-09
上傳用戶：txfyddz
資源簡介：學習7段數碼顯示譯碼器、十六進制計數器以及頂層連接模塊的Verilog設計； 2、掌握組合邏輯，時序邏輯以及用例化語句實現頂層模塊的Verilog設計方法； 3、熟悉QuartusⅡ的整個設計流程，仿真方法，引腳鎖定，下載及測試方法。
上傳時間： 2019-05-30
上傳用戶：Lily_liu
資源簡介：M進制可逆計數器的設計、仿真及實驗
上傳時間： 2013-10-17
上傳用戶：oojj
資源簡介：該程序實現的是10進制的計數器，具有置位復位的功能。
上傳時間： 2015-04-18
上傳用戶：sunjet
資源簡介：24,60,100進制的計數器，還有數字時鐘，歡迎下載哦~
上傳時間： 2013-12-07
上傳用戶：wweqas
資源簡介：該代碼是100進制可逆計數器的源代碼，已經在軟件上調試過了，比較有用的
上傳時間： 2015-08-23
上傳用戶：冇尾飛鉈
資源簡介：帶左拐的交通燈設計與25進制的加法計數器，Maxplus2軟件中的Verilog語言編寫
上傳時間： 2015-10-08
上傳用戶：Shaikh
資源簡介：60進制加法計數器設計時主要采用數電知識，采用清零法和反饋置數法進行電路設計。用兩片74161，采用反饋清零法進行電路設計，此時相當于設計兩個加法計數器，左邊的是高位片，此時的高位片在電路中相當于是一片六進制的加法計數器，逢六進清零，右邊的是低位...
上傳時間： 2017-05-21
上傳用戶：ztj182002
資源簡介：使用VHDL實現16進制的計數器的算法程序
上傳時間： 2013-12-06
上傳用戶：xuanjie
