中望CAD2010體驗版正式發(fā)布。作為中望公司的最新年度力作，在繼承以往版本優(yōu)勢的基礎(chǔ)上，中望CAD2010融入了以“安全漏洞抓取、內(nèi)存池優(yōu)化、位圖和矢量圖混合處理”等多項可以極大提高軟件穩(wěn)定性和效率的中望正在申請全球?qū)＠莫殑?chuàng)技術(shù)，新增了眾多實用的新功能，在整體性能上實現(xiàn)了巨大的飛躍，主要體現(xiàn)在以下幾方面： 大圖紙?zhí)幚砟芰Φ奶嵘? 文字所見即所得、消隱打印等新功能 二次開發(fā)接口更加成熟 一、大圖紙?zhí)幚砟芰Φ奶嵘? 中望CAD2010版采用了更先進的內(nèi)存管理以及壓縮技術(shù)，采用了一些新的優(yōu)化算法，使得中望CAD常用命令執(zhí)行效率和資源占用情況得到進一步的提高，特別是在低內(nèi)存配置下大圖紙的處理能力，大大減少了圖紙內(nèi)存資源占用量，提升了大圖紙?zhí)幚硭俣取Ｖ饕w現(xiàn)在： 大圖紙內(nèi)存占用量顯著下降，平均下降約30%，地形圖類圖紙則平均下降50%； 實體縮放和平移，zoom\pan\redraw更加順暢； 保存速度更快、數(shù)據(jù)更安全，保存速度平均有40%的提升。 二、新增功能 1、文字所見即所得 文字編輯器有多處改進，文字編輯時顯示的樣式為最后在圖面上的樣式，達到了所見即所得的效果。文字編輯器新加入段落設(shè)置，可進行制表位、縮進、段落對齊方式、段落間距和段落行距等項目的調(diào)整。另外，在文字編輯器內(nèi)可直接改變文字傾斜、高度、寬度等特征。 2、消隱打印 中望CAD2010版本支持二維和三維對象的消隱打印，在打印對象時消除隱藏線，不考慮其在屏幕上的顯示方式。此次消隱打印功能主要體現(xiàn)在以下兩個方面： （一）、平臺相關(guān)命令和功能的調(diào)整 視口的“屬性”：增加“著色打印”選項（“線框”和“消隱”兩種著色打印項） 選擇視口后，右鍵菜單支持“著色打印”項（ “線框”和“隱藏”兩種模式） 命令mview增加了“著色打印”功能項，可以方便用戶設(shè)置視口的“著色打印屬性”（線框和消隱兩種模式） 打印”對話框調(diào)整：在布局空間，激活“打印”對話框，以前的“消隱打印”選項顯示為“隱藏圖紙空間對象”。 頁面設(shè)置管理器啟動的“打印設(shè)置”對話框調(diào)整：圖紙空間中，通過頁面設(shè)置管理器激活的“打印設(shè)置”對話框，以前的“消隱打印”選項顯示為“隱藏圖紙空間對象” （二）、消隱打印使用方法的調(diào)整 模型空間： 可通過“打印”或“頁面設(shè)置管理器”打開的“打印設(shè)置”對話框中的“消隱打印”選項來控制模型空間的對象是否消隱打印，同時包含消隱打印預(yù)覽，若勾選“消隱打印”按鈕，模型空間的對象將被消隱打印出來。 布局空間： 若要在布局空間消隱打印對象，分為兩種情況： 1) 布局空間視口外的對象是否消隱，直接取決于“打印設(shè)置”對話框中“隱藏圖紙空間對象”按鈕是否被勾選； ２）布局空間視口中的對象是否消隱，取決于視口本身的屬性，即“著色打印”特性選項，必須確保該選項為“消隱”才可消隱打印或預(yù)覽 3、圖層狀態(tài)管理器 可以創(chuàng)建多個命名圖層狀態(tài)，以保存圖層的狀態(tài)列表，用戶可以通過選擇圖層狀態(tài)來表現(xiàn)圖紙的不同顯示效果。這種圖層狀態(tài)可以輸出供其它圖紙使用，也可以輸入其它保存的圖層狀態(tài)設(shè)置。 4、文字定點縮放 能夠依據(jù)文字位置的特征點，如中心，左下等，作為基準(zhǔn)點，對多行文字或單行文字進行縮放，同時不改變基準(zhǔn)點位置。 5、Splinedit新功能 全面支持樣條曲線的編輯，主要體現(xiàn)在SPLINEDIT命令行提示中，如下： 擬合數(shù)據(jù)(F)/閉合樣條(C)/移動(M) 頂點(V)/精度(R)/反向(E)/撤消(U)/<退出(X)>: 擬合數(shù)據(jù)： 增加(A)/閉合(C)/刪除數(shù)據(jù)(D)/移動(M)/清理(P)/切線(T)/<退出(X)>: 增加、刪除數(shù)據(jù)：通過增加、刪除樣條曲線的擬合點來控制樣條曲線的擬合程度。 移動：通過移動指定的擬合點控制樣條曲線的擬合數(shù)據(jù) 閉合/打開：控制樣條曲線是否閉合。 清理：清除樣條曲線的擬合數(shù)據(jù)，從而使命令提示信息變?yōu)椴话瑪M合數(shù)據(jù)的情形。 切線：修改樣條曲線的起點和端點切向。 閉合樣條：將打開的樣條曲線閉合。若選擇的樣條曲線為閉合的，該選項為“打開”，將閉合的樣條曲線打開。 移動：可用來移動樣條曲線的控制點到新的位置。 精度：可通過添加控制點、提高階數(shù)或權(quán)值的方式更為精密的控制樣條曲線的定義。 反向：調(diào)整樣條曲線的方向為反向。 6、捕捉和柵格功能增強 7、支持文件搜索路徑 關(guān)于激活注冊：打開CAD界面，找到左上面的“幫助”，激活產(chǎn)品-復(fù)制申請碼-再打開你解壓到CAD包找到keygen.exe（也就是注冊機，有的在是“Key”文件里，如果沒有可以到網(wǎng)上下載），輸入申請碼--點擊確定，就中間那個鍵--得到數(shù)據(jù) 應(yīng)該是五組-復(fù)制再回到上面激活碼頁面，粘貼激活碼確定就ok ！復(fù)制(粘貼)的時候用 ctrl +c（v），用鼠標(biāo)右鍵沒用！ 如果打開安裝CAD就得注冊才能運行的，那方法也跟上邊的差不多！ 其實你在網(wǎng)上一般是找不到激活碼的，因為各個申請碼不一樣，所以別人的激活碼到你那基本上沒用，只能用相應(yīng)的方法得到激活碼，這方法也就要你自己去試了，我原來也不會裝CAD，但現(xiàn)在一般3分鐘就裝好了，只要知道怎么說了就快了，一般軟件都是一樣的裝法，不會裝可以到網(wǎng)上找資料！有時求人不如求已，自己算比在網(wǎng)上等著別人給你算快多了
上傳時間： 2013-10-21
上傳用戶：tedo811
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果，在進行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復(fù)雜系統(tǒng)的設(shè)計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計流程。
上傳時間： 2013-10-11
上傳用戶：1079836864
現(xiàn)代的電子設(shè)計和芯片制造技術(shù)正在飛速發(fā)展，電子產(chǎn)品的復(fù)雜度、時鐘和總線頻率等等都呈快速上升趨勢，但系統(tǒng)的電壓卻不斷在減小，所有的這一切加上產(chǎn)品投放市場的時間要求給設(shè)計師帶來了前所未有的巨大壓力。要想保證產(chǎn)品的一次性成功就必須能預(yù)見設(shè)計中可能出現(xiàn)的各種問題，并及時給出合理的解決方案，對于高速的數(shù)字電路來說，最令人頭大的莫過于如何確保瞬時跳變的數(shù)字信號通過較長的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關(guān)注的信號完整性（SI）問題。本章就是圍繞信號完整性的問題，讓大家對高速電路有個基本的認(rèn)識，并介紹一些相關(guān)的基本概念。 第一章 高速數(shù)字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設(shè)計流程剖析...............................................................61.3 相關(guān)的一些基本概念...................................................................................8第二章 傳輸線理論...............................................................................................122.1 分布式系統(tǒng)和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質(zhì).................................................................................142.3.2 特征阻抗相關(guān)計算.............................................................................152.3.3 特性阻抗對信號完整性的影響.........................................................172.4 傳輸線電報方程及推導(dǎo).............................................................................182.5 趨膚效應(yīng)和集束效應(yīng).................................................................................232.6 信號的反射.................................................................................................252.6.1 反射機理和電報方程.........................................................................252.6.2 反射導(dǎo)致信號的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負(fù)載的匹配.................................................................................41第三章 串?dāng)_的分析...............................................................................................423.1 串?dāng)_的基本概念.........................................................................................423.2 前向串?dāng)_和后向串?dāng)_.................................................................................433.3 后向串?dāng)_的反射.........................................................................................463.4 后向串?dāng)_的飽和.........................................................................................463.5 共模和差模電流對串?dāng)_的影響.................................................................483.6 連接器的串?dāng)_問題.....................................................................................513.7 串?dāng)_的具體計算.........................................................................................543.8 避免串?dāng)_的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產(chǎn)生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場屏蔽.........................................................................................654.3.1.2 磁場屏蔽.........................................................................................674.3.1.3 電磁場屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設(shè)計中的EMI.......................................................................................754.4.1 傳輸線RLC 參數(shù)和EMI ........................................................................764.4.2 疊層設(shè)計抑制EMI ..............................................................................774.4.3 電容和接地過孔對回流的作用.........................................................784.4.4 布局和走線規(guī)則.................................................................................79第五章 電源完整性理論基礎(chǔ)...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設(shè)計.............................................................................................855.3 同步開關(guān)噪聲分析.....................................................................................875.3.1 芯片內(nèi)部開關(guān)噪聲.............................................................................885.3.2 芯片外部開關(guān)噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應(yīng)用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質(zhì)和封裝影響.....................................................................955.4.3 電容并聯(lián)特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章 系統(tǒng)時序.................................................................................................1006.1 普通時序系統(tǒng)...........................................................................................1006.1.1 時序參數(shù)的確定...............................................................................1016.1.2 時序約束條件...................................................................................1066.2 源同步時序系統(tǒng).......................................................................................1086.2.1 源同步系統(tǒng)的基本結(jié)構(gòu)...................................................................1096.2.2 源同步時序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由來...................................................................................... 1137.2 IBIS 與SPICE 的比較.............................................................................. 1137.3 IBIS 模型的構(gòu)成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相關(guān)工具及鏈接..............................................................................120第八章 高速設(shè)計理論在實際中的運用.............................................................1228.1 疊層設(shè)計方案...........................................................................................1228.2 過孔對信號傳輸?shù)挠绊?..........................................................................1278.3 一般布局規(guī)則...........................................................................................1298.4 接地技術(shù)...................................................................................................1308.5 PCB 走線策略............................................................................................134
標(biāo)簽： 信號完整性
上傳時間： 2013-11-01
上傳用戶：xitai
PCB 布線原則連線精簡原則連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當(dāng)然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進行設(shè)計，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個基本的關(guān)系對導(dǎo)線寬度進行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電流（導(dǎo)線厚50um，允許溫升10℃）導(dǎo)線寬度（Mil） 導(dǎo)線電流（A） 其中:K 為修正系數(shù)，一般覆銅線在內(nèi)層時取0.024，在外層時取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機殼地等，地線的設(shè)計原則如下：1、 正確的單點和多點接地在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點接地。當(dāng)信號工作頻率大于10MHZ 時，如果采用一點接地，其地線的長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點接地法。2、 數(shù)字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開布局布線。3、 接地線應(yīng)盡量加粗若接地線用很細的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm 以上。4、 接地線構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因為環(huán)形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計的常規(guī)做法之一是在印刷板的各個關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會更好¡���?原原則上每個集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個個芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。���?對對于抗噪能力弱、關(guān)斷時電源變化大的器件，ÈRA、¡ROM存存儲器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長，尤其是高頻旁路電容不能有引線¡三¡過過孔設(shè)¼在高ËPCB設(shè)設(shè)計中，看似簡單的過孔也往往會給電路的設(shè)計帶來很大的負(fù)面效應(yīng)，為了減小過孔的寄生效應(yīng)帶來的不利影響，在設(shè)計中可以盡量做到£���?從從成本和信號質(zhì)量兩方面來考慮，選擇合理尺寸的過孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術(shù)條件下，很難使用更小尺寸的過孔了（當(dāng)孔的深度超過鉆孔直徑µ6倍倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數(shù)¡���? PCB板板上的信號走線盡量不換層，即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡���?在在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方¡?可可用串一個電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時鐘¡?時時鐘應(yīng)盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區(qū)圈起來，時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對進ÈPCB的的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號對外的發(fā)射與耦合¡?印印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠一些¡?單單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘¡?對¶A/D類類器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線要盡量粗，并在兩邊加上保護地，高速線要短要直¡?對對噪聲敏感的線不要與大電流，高速開關(guān)線并行¡?弱弱信號電路，低頻電路周圍不要形成電流環(huán)路¡?任任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地¡?對對干擾十分敏感的信號線要設(shè)置包地，可以有效地抑制串?dāng)_¡?信信號在印刷板上傳輸，其延遲時間不應(yīng)大于所有器件的標(biāo)稱延遲時間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境，例如在一個振動或者其他容易使板子變形的環(huán)境中采用過細的銅膜導(dǎo)線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時（面積超¹500平平方毫米），應(yīng)局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計，例如元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時，要進行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。經(jīng)濟原則遵循該原則要求設(shè)計者要對加工，組裝的工藝有足夠的認(rèn)識和了解，例È5mil的的線做腐蝕要±8mil難難，所以價格要高，過孔越小越貴等熱效應(yīng)原則在印制板設(shè)計時可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小Ó2c，，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的µ部），千萬不要將它放在發(fā)熱器件的正上方，多個器件最好是在水平面上交錯布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動，所以在設(shè)計時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設(shè)計中經(jīng)常使用的手段¡
上傳時間： 2015-01-02
上傳用戶：15070202241
磁芯電感器的諧波失真分析 摘 要：簡述了改進鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB，從而降低總諧波失真THD的歷史過程，分析了諸多因數(shù)對諧波測量的影響，提出了磁心性能的調(diào)控方向。 關(guān)鍵詞：比損耗系數(shù)， 磁滯常數(shù)ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來，變壓器生產(chǎn)廠家和軟磁鐵氧體生產(chǎn)廠家，在電感器和變壓器產(chǎn)品的總諧波失真指標(biāo)控制上，進行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問題。從工藝技術(shù)上采取了不少有效措施，促進了質(zhì)量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真（Total harmonic distortion） ，簡稱THD，并不是什么新的概念，早在幾十年前的載波通信技術(shù)中就已有嚴(yán)格要求<1>。1978年郵電部公布的標(biāo)準(zhǔn)YD/Z17－78“載波用鐵氧體罐形磁心”中，規(guī)定了高μQ材料制作的無中心柱配對罐形磁心詳細的測試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產(chǎn)生的非線性失真。這種相對比較的實用方法，專用于無中心柱配對罐形磁心的諧波衰耗測試。 這種磁心主要用于載波電報、電話設(shè)備的遙測振蕩器和線路放大器系統(tǒng)，其非線性失真有很嚴(yán)格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測無心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測量時，所配用線圈應(yīng)用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝， （線架為一格） ， 其空心電感值為 318μH（誤差1％） 被測磁心配對安裝好后，先調(diào)節(jié)振蕩器頻率為 36.6～40KHz， 使輸出電平值為+17.4 dB， 即選頻表在 22′端子測得的主波電平 （P2）為+17.4 dB，然后在33′端子處測得輸出的三次諧波電平（P3）， 則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證， 就可以發(fā)現(xiàn)諧波失真的測量是一項很精細的工作，其中測量系統(tǒng)的高、低通濾波器，信號源和放大器本身的三次諧波衰耗控制很嚴(yán)，阻抗必須匹配，薄膜電容器的非線性也有相應(yīng)要求。濾波器的電感全由不帶任何磁介質(zhì)的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對磁心分選的誤判。 為了滿足多路通信整機的小型化和穩(wěn)定性要求， 必須生產(chǎn)低損耗高穩(wěn)定磁心。上世紀(jì) 70 年代初，1409 所和四機部、郵電部各廠，從工藝上改變了推板空氣窯燒結(jié)，出窯后經(jīng)真空罐冷卻的落后方式，改用真空爐，并控制燒結(jié)、冷卻氣氛。技術(shù)上采用共沉淀法攻關(guān)試制出了μQ乘積 60 萬和 100 萬的低損耗高穩(wěn)定材料，在此基礎(chǔ)上，還實現(xiàn)了高μ7000～10000材料的突破，從而大大縮短了與國外企業(yè)的技術(shù)差異。當(dāng)時正處于通信技術(shù)由FDM（頻率劃分調(diào)制）向PCM（脈沖編碼調(diào)制） 轉(zhuǎn)換時期， 日本人明石雅夫發(fā)表了μQ乘積125 萬為 0.8×10 ，100KHz）的超優(yōu)鐵氧體材料<3>，其磁滯系數(shù)降為優(yōu)鐵
上傳時間： 2013-12-15
上傳用戶：天空說我在
這個應(yīng)用筆記說明如何利用可以作為電流/電壓源并測量電流和電壓的單一儀器來配置生產(chǎn)測試系統(tǒng)。2400系列數(shù)字源表就可以提供這種能力，它包括2400型數(shù)字源表、2410型高壓數(shù)字源表以及2420型大電流數(shù)字源表。本文還對二極管三個主要參數(shù)測試進行了說明，并對測試系統(tǒng)和IEEE-488總線操作進行了介紹。
標(biāo)簽： 2400 數(shù)字源表 二極管 測試
上傳時間： 2013-11-24
上傳用戶：eastimage
介紹了LVDS 接口的原理和優(yōu)點，接口機的硬件組成以及在設(shè)計LVDS 接口時需注意的事項。關(guān)鍵詞 LVDS；數(shù)據(jù)傳輸；時序 當(dāng)聲吶在海洋中執(zhí)行任務(wù)時，前置預(yù)處理機設(shè)備接收到的數(shù)據(jù)不僅需要送往數(shù)字信號處理機進行實時分析，還經(jīng)常需要使用數(shù)據(jù)記錄儀將海上各種復(fù)雜的信號數(shù)據(jù)記錄下來以供事后分析研究；在數(shù)據(jù)分析時需要將數(shù)據(jù)記錄儀中記錄的數(shù)據(jù)在聲吶設(shè)備上回放出來。由于聲吶設(shè)備記錄的數(shù)據(jù)量大，在實時記錄和回放過程中需要很高的數(shù)據(jù)吞吐率，這就要求在前置預(yù)處理機、數(shù)字信號處理機和數(shù)據(jù)記錄儀三者之間建立一個高速、可靠、有效的傳輸接口。本文的任務(wù)即是要設(shè)計這樣一個數(shù)據(jù)傳輸接口，可以將前置預(yù)處理機的多通道模擬信號轉(zhuǎn)換為數(shù)字信號，同時傳輸給數(shù)字信號處理機和數(shù)據(jù)記錄儀，也可將數(shù)據(jù)記錄儀回放的數(shù)據(jù)轉(zhuǎn)送數(shù)字信號處理機。
上傳時間： 2013-10-14
上傳用戶：Zxcvbnm
俄羅斯方塊的編程難度比較大，但該程序僅用一個C文件就實現(xiàn)了這個絕對經(jīng)典的游戲。
上傳時間： 2015-02-24
上傳用戶：zq70996813
大六壬，是玄學(xué)的帝王三式之一，這幾個類實現(xiàn)了內(nèi)部邏輯。由于完美的界面還沒做出來，（牽涉到一些圖形算法），完整的代碼暫時無法提供。
標(biāo)簽：
上傳時間： 2013-12-09
上傳用戶：shus521
有許多是考研要用的！三路歸并算法，快速排序的非遞歸算法，無向連通圖的非遞歸的深度優(yōu)先遍歷等，，希望大家用得著
標(biāo)簽： 算法
上傳時間： 2014-01-01
上傳用戶：wang5829
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
