1. RS-232-C 詳解 22. 串口通信基本接線方法 123. 串口通訊的概念及接口電路 134. 有關(guān)RS232和RS485接口的問答 145. 同步通信方式 166. 通信協(xié)議197. 實戰(zhàn)串行通訊258. 全雙工和半雙工方式 339. 淺析PC 機串口通訊流控制 3410. 奇偶校驗 3511. 開發(fā)通信軟件的技術(shù)與技巧 3612. 接口技術(shù)的基本知識 4113. 一個單片機串行數(shù)據(jù)采集/傳輸模塊的設(shè)計 4414. 單工、半雙工和全雙工的定義 4815. 從RS232 端口獲得電源4916. 串行同步通信的應用5017. 串行通信波特率的一種自動檢測方法5318. RS-232、RS-422 與RS-485 標準及應用5619. 串口泵 6串行通信接口標準經(jīng)過使用和發(fā)展，目前已經(jīng)有幾種。但都是在RS-232標準的基礎(chǔ)上經(jīng)過改進而形成的。所以，以RS-232C為主來討論。RS-323C 標準是美國EIA(電子工業(yè)聯(lián)合會）與BELL等公司一起開發(fā)的1969 年公布的通信協(xié)議。它適合于數(shù)據(jù)傳輸速率在0～20000b/s 范圍內(nèi)的通信。這個標準對串行通信接口的有關(guān)問題，如信號線功能、電器特性都作了明確規(guī)定。由于通行設(shè)備廠商都生產(chǎn)與RS-232C制式兼容的通信設(shè)備，因此，它作為一種標準，目前已在微機通信接口中廣泛采用。在討論RS-232C 接口標準的內(nèi)容之前，先說明兩點：首先，RS-232-C標準最初是遠程通信連接數(shù)據(jù)終端設(shè)備DTE(Data Terminal Equipment)與數(shù)據(jù)通信設(shè)備DCE（Data Communication Equipment)而制定的。因此這個標準的制定，并未考慮計算機系統(tǒng)的應用要求。但目前它又廣泛地被借來用于計算機（更準確的說，是計算機接口）與終端或外設(shè)之間的近端連接標準。顯然，這個標準的有些規(guī)定及和計算機系統(tǒng)是不一致的，甚至是相矛盾的。有了對這種背景的了解，我們對RS-232C標準與計算機不兼容的地方就不難理解了。其次，RS-232C 標準中所提到的“發(fā)送”和“接收”，都是站在DTE 立場上，而不是站在DCE 的立場來定義的。由于在計算機系統(tǒng)中，往往是CPU 和I/O設(shè)備之間傳送信息，兩者都是DTE，因此雙方都能發(fā)送和接收。
上傳時間： 2013-11-21
上傳用戶：crazyer
隨著 微 電 子技術(shù)的飛速發(fā)展，電子產(chǎn)品越來越微型化，集成化，自動化，低廉化，進而推動著其它許多產(chǎn)業(yè)的發(fā)展。特別進人21世紀以來，生物技術(shù)與電子技術(shù)的結(jié)合，成為高科技領(lǐng)域的研究熱點。199()年由瑞士的Manz和Widmer首先提出的“微全分析系統(tǒng)”〔’〕(microto talan alysissy stems，即ptTAS)，通俗地稱為“建在芯片上的實驗室”(Lab on a chip)或簡稱芯片實驗室(Lab chip)，主要組成部分為電泳芯片，同時是進樣，分離和檢測為一體的微型裝置，其在電泳實驗中的高效檢測性能為生物化學分析儀器發(fā)展提供了一種借鑒。p.TAS廣泛應用于生物醫(yī)學、環(huán)境檢測、食品衛(wèi)生、科學以及國防等眾多領(lǐng)域。目前 應 用 的大多為多通道的毛細管電泳芯片，這也是芯片發(fā)展的一個必然趨勢。這不僅對電泳芯片本身的設(shè)計和制作提出了更高的要求，也對傳感器和數(shù)據(jù)處理技術(shù)提出了新的挑戰(zhàn)。考慮成本，集成度，控制能力以及可靠性方面的因素，本系統(tǒng)采用單片機作為實時數(shù)據(jù)處理、控制以及通訊的硬件平臺。如果系統(tǒng)中既有實時的通信任務，同時又有其他實時任務，采用一個廉價的單片機，資源會比較緊張，不僅實現(xiàn)困難，結(jié)構(gòu)復雜，而且效果可能不滿意。而采用高性能的處理器，又浪費了其有效資源，所以本系統(tǒng)采用兩個MCU協(xié)同工作，以并行/分布式多機的思想，構(gòu)成了電泳芯 片核心的雙單片機系統(tǒng)結(jié)構(gòu)。微全 分 析 系 統(tǒng) 進行的多項實時任務，可以劃分為以下 幾個模塊:①采集模塊。負責對外圍檢驗設(shè)備進行控 制以及對傳送過來的信號進行采集和分析;②交互模 塊。通過液晶顯示，鍵盤掃描，以及打印等實現(xiàn)實驗人 員對前端采集電路的交互操作;③雙單片機控制和通 信模塊。協(xié)調(diào)雙單片機之間的數(shù)據(jù)傳輸和指令傳輸 ;④網(wǎng)絡(luò)傳輸模塊。其中一個單片機通過以太網(wǎng)發(fā)送接 收數(shù)據(jù)到上位機。本文提出一種實時多任務的雙單片 機控制和通信系統(tǒng)[31的設(shè)計，一個MCU基于TCP /IP網(wǎng)絡(luò)模塊的實現(xiàn)。
標簽： TCPIP 雙單片機 數(shù)據(jù)采集系統(tǒng) 網(wǎng)絡(luò)模塊
上傳時間： 2013-11-15
上傳用戶：wangdean1101
用VHDL語言進行MCS－51兼容單片機ip核開發(fā)
上傳時間： 2013-10-28
上傳用戶：nem567397
擴頻通信體制在現(xiàn)代通信中的應用越來越廣泛。由于擴頻碼的偽隨機性和優(yōu)良的相關(guān)特性，這種體制本身就具有一定的抗干擾性能。但擴頻信號的帶寬寬，容易受到空間電磁信號和人為發(fā)射的惡意信號干擾，干擾信號較強時，需要采取抗干擾措施。針對擴頻通信中的窄帶干擾，提出了一種基于TMS320C6701的抗干擾自適應濾波器的實現(xiàn)方案，并在其EVM板上進行了實驗，取得了較好的抗干擾效果。
上傳時間： 2013-11-18
上傳用戶：zl5712176
DSP 在與多個外設(shè)進行通信時，通常需要對DSP 的串口進行擴展。本文詳細介紹了利用TL16C554 芯片對TMS320VC33 DSP 芯片進行串口擴展
上傳時間： 2013-10-29
上傳用戶：咔樂塢
FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，
上傳時間： 2013-10-21
上傳用戶：zhyfjj
高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標準的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法，采用FPGA硬件實現(xiàn)可降低系統(tǒng)復雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴展等優(yōu)點，能夠滿足通信傳輸和照相設(shè)備等應用需求。
標簽： JPEG 2000 FPGA 數(shù)據(jù)壓縮
上傳時間： 2013-12-17
上傳用戶：cjl42111
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計的關(guān)鍵元器件。在工業(yè)設(shè)計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應用中都具有以下優(yōu)點： 1. 設(shè)計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設(shè)計能夠適應協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設(shè)計和軟件開發(fā)、IP集成以及調(diào)試。
上傳時間： 2014-12-28
上傳用戶：rnsfing
對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應用的、可復用且可擴展的代碼模塊。基于已經(jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應用中得到更好的復用，也可以使在不同開發(fā)人員和內(nèi)部組織之間進行共享和交換的代碼更好服用
標簽： LabVIEW FPGA IP核 模塊設(shè)計
上傳時間： 2013-11-20
上傳用戶：lnnn30
QuartusII中利用免費IP核的設(shè)計 作者：雷達室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2014-12-28
上傳用戶：fghygef
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
