可編程邏輯器件使用參考資料。 解答可編程器件使用中的常見問題。 供參考。
上傳時間： 2013-05-19
上傳用戶：thh29
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下： ⑴研究了對象存儲控制器的硬件設計，使其高效完成對象級接口的智能化管理和復雜存儲協議的解析，對對象存儲系統整體性能提升有重要意義?；赟oPC(片上可編程系統)技術，在FPGA(現場可編程門陣列)上實現的對象存儲控制器，具有功能配置靈活，調試方便，成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口，包含處理器模塊、內存模塊、Flash模塊等核心組成部分，提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時，從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略，并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案，Virtex-4內嵌PowerPC高性能處理器，可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計，包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制，通過了設計規則檢查，生成了網表用作下一步設計工作的交付文件。
上傳時間： 2013-04-24
上傳用戶：lijinchuan
隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂得柱
易于移動，帶有電源線及插頭，可供插接于120V，15–20A 的電源插座的燈具。
上傳時間： 2013-07-22
上傳用戶：yerik
介招用AT8 9 c5 單片機構成微型可鳊程控制器PLc的設計思路一系統硬件配置和軟件設計方法，最后給出此微型可鳊程控制器在水塔水位控制中應用的實例。
上傳時間： 2013-04-24
上傳用戶：zhangjt
BL9580 是為1.4A或以下LED電流設計的高效率驅動器，其體積小，效率高，性價比高，可為客戶提供具備競爭力的電路驅動方案
上傳時間： 2013-06-28
上傳用戶：ruan2570406
近年來微光、紅外、X光圖像傳感器在軍事、科研、工農業生產、醫療衛生等領域的應用越來越為廣泛，但由于這些成像器件自身的物理缺陷，視覺效果很不理想，往往需要對圖像進行適當的處理，以得到適合人眼觀察或機器識別的圖像。因此，市場急需大量高效的實時圖像處理器能夠在傳感器后端對這類圖像進行處理。而FPGA的出現，恰恰解決了這個問題。 近十年來，隨著FPGA(現場可編程門陣列)技術的突飛猛進，FPGA也逐漸進入數字信號處理領域，尤其在實時圖像處理方面。Xilinx的研究表明，在2000年主要用于DSP應用的FPGA的發貨量，增長了50％；而常規的DSP大約增長了40％。由于FPGA可無比擬的并行處理能力，使得FPGA在圖像處理領域的應用持續上升，國內外，越來越多的實時圖像處理應用都轉向了FPGA平臺。與PDSP相比，FPGA將在未來統治更多前端(如傳感器)應用，而PDSP將會側重于復雜算法的應用領域?？梢哉f，FPGA是數字信號處理的一次重大變革。 算法是圖像處理應用的靈魂，是硬件得以發揮其強大功能的根本?！惫曹椬儞Q”圖像處理方法是一種新型的圖像處理算法，由鄭智捷博士上個世紀90年代初提出。這種算法使用基元形狀(meta-shape)技術，而這種技術的特征正好具備幾何與拓撲的雙重特性，使得大量不同的基于形態的灰度圖像處理濾波器可用這種方法實現。該種算法在空域進行圖像處理，無需進行大量復雜的算術運算，算法簡單、快速、高效，易于硬件實現。通過十多年來的實驗與實踐證明，在微光圖像，紅外圖像，X光圖像處理領域，”共軛變換”圖像處理方法確實有其獨特的優異性能。本篇論文就針對”共軛變換”圖像處理方法在微光圖像處理領域的應用，就如何在FPGA上實現”共軛變換”圖像處理方法展開研究。首先在Matlab環境下，對常用的圖像增強算法和”共軛變換”圖像處理方法進行了比較，并且在設計制作“FPGA視頻處理開發平臺”的基礎上，用VHDL實現了”共軛變換”圖像處理方法的基本內核并進行了算法的硬件實現與效果驗證。此外，本文還詳細地討論了視頻流的采集及其編碼解碼問題以及I2C總線的FPGA實現。
上傳時間： 2013-04-24
上傳用戶：CHENKAI
