西西裸体人体做爰大胆久久久,三上悠亚一区二区,国产69精品久久久久毛片

邏輯代數(shù)

MCS-51單片機(jī)與FPGA接口的邏輯設(shè)計(jì).rar

本文設(shè)計(jì)了MCS-51單片機(jī)與FPGA的總線接口邏輯電路，實(shí)現(xiàn)了單片機(jī)與FPGA數(shù)據(jù)與控制信息的可靠通信，使FP—GA與單片機(jī)優(yōu)勢互補(bǔ)，組成靈活的、軟硬件都可現(xiàn)場編程的控制系統(tǒng)。

標(biāo)簽： FPGA MCS 51

上傳時(shí)間： 2013-07-27

上傳用戶：sxdtlqqjl
數(shù)字邏輯電路的ASIC設(shè)計(jì).pdf.rar

書名:數(shù)字邏輯電路的ASIC設(shè)計(jì)/實(shí)用電子電路設(shè)計(jì)叢書作者:（日）小林芳直著，蔣民譯，趙寶瑛校出版社：科學(xué)出版社原價(jià)：30.00 出版日期：2004-9-1 ISBN：9787030133960 字?jǐn)?shù)：348000 頁數(shù)：293 印次：版次：1 紙張：膠版紙開本：商品標(biāo)識(shí)：8901735 編輯推薦 -------------------------------------------------------------------------------- 內(nèi)容提要 -------------------------------------------------------------------------------- 本書是“實(shí)用電子電路設(shè)計(jì)叢書”之一。本書以實(shí)現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設(shè)計(jì)為目標(biāo)，以完全同步式電路為基礎(chǔ)，從技術(shù)實(shí)現(xiàn)的角度介紹ASIC邏輯電路設(shè)計(jì)技術(shù)。內(nèi)容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計(jì)數(shù)器、定序器設(shè)計(jì)及應(yīng)用等，并介紹了實(shí)現(xiàn)最佳設(shè)計(jì)的各種工程設(shè)計(jì)方法。本書可供信息工程、電子工程、微電子技術(shù)、計(jì)算技術(shù)、控制工程等領(lǐng)域的高等院校師生及工程技術(shù)人員、研制開發(fā)人員學(xué)習(xí)參考。目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設(shè)計(jì)=更高可靠性設(shè)計(jì)方法的實(shí)現(xiàn) 1.1 面向高性能系統(tǒng)的設(shè)計(jì) 1.2 同步電路的不足 1.3 同步電路設(shè)計(jì) 1.4 ASIC機(jī)能設(shè)計(jì)方法有待思考的地方第2章邏輯門電路詳解 2.1 邏輯門電路的最基本的知識(shí) 2.2 加法電路及其構(gòu)成方法 2.3 其他輸入信號(hào)為３位的邏輯單元 2.4 復(fù)合邏輯門電路的調(diào)整第3章邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項(xiàng)的方法 3.2 奎恩·麥克拉斯基法第4章組合電路設(shè)計(jì) 4.1 選擇器、解碼器、編碼器 4.2 比較和運(yùn)算電路的設(shè)計(jì) 第5章計(jì)數(shù)器電路的設(shè)計(jì) 5.1 計(jì)數(shù)器設(shè)計(jì)的基礎(chǔ) 5.2 各種各樣的計(jì)數(shù)器設(shè)計(jì) 5.3 LFSR(M系列發(fā)生器)的設(shè)計(jì) 第6章江遜計(jì)數(shù)器 6.1 設(shè)計(jì)高可靠性的江遜計(jì)數(shù)器 6.2 沖刷順序的組成第7章定序器設(shè)計(jì) 7.1 定序器電路設(shè)計(jì)的基礎(chǔ)知識(shí) 7.2 把江遜計(jì)數(shù)器制作成狀態(tài)機(jī) 7.3 一比特?zé)嵛粻顟B(tài)機(jī)與江遜狀態(tài)機(jī) 7.4 跳躍動(dòng)作的設(shè)計(jì) 第8章定序器的高可靠化技術(shù) 8.1 高可靠性定序器概述 8.2 關(guān)注高可靠性江遜狀態(tài)機(jī) 第9章定序器的應(yīng)用設(shè)計(jì) 9.1 軟件處理與硬件處理 9.2 自動(dòng)扶梯的設(shè)計(jì) 9.3 信號(hào)機(jī)的設(shè)計(jì) 9.4 數(shù)碼存錢箱的設(shè)計(jì) 9.5 數(shù)字鎖相環(huán)的設(shè)計(jì) 第10章實(shí)現(xiàn)最佳設(shè)計(jì)的方法 10.1 如何杜絕運(yùn)行錯(cuò)誤的產(chǎn)生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設(shè)定參考文獻(xiàn)

標(biāo)簽： ASIC 數(shù)字邏輯電路

上傳時(shí)間： 2013-06-15

上傳用戶：龍飛艇
基于FPGA的PCI總線接口橋接邏輯設(shè)計(jì).rar

隨著信息技術(shù)的發(fā)展，數(shù)字信號(hào)的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號(hào)的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號(hào)傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個(gè)雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。

標(biāo)簽： FPGA PCI 總線接口

上傳時(shí)間： 2013-07-24

上傳用戶：ca05991270
邏輯無環(huán)流可逆直流調(diào)速系統(tǒng)

邏輯無環(huán)流可逆直流調(diào)速系統(tǒng):一、實(shí)驗(yàn)?zāi)康?．熟悉、了解“電平變換器” 的工作原理及其在“邏輯無環(huán)流可逆直流調(diào)速系統(tǒng)”中的作用。2．熟悉、了解“邏輯控制器”的組成及其工作原理。

標(biāo)簽： 邏輯無環(huán)流直流調(diào)速系統(tǒng)

上傳時(shí)間： 2013-07-04

上傳用戶：fairy0212
基于FPGA組的ASIC邏輯驗(yàn)證技術(shù)研究

隨著ASIC設(shè)計(jì)規(guī)模的增長，功能驗(yàn)證已成為整個(gè)開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增長，單芯片已無法容納整個(gè)設(shè)計(jì)，所以常常需要對設(shè)計(jì)進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。本文對邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實(shí)現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。本文對邏輯分割算法進(jìn)行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足，提出并實(shí)現(xiàn)了基于設(shè)計(jì)模塊的邏輯分割算法，該算法有三個(gè)重要特征：1)基于設(shè)計(jì)代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過程，避免了設(shè)計(jì)分割過程的盲目性，簡化了邏輯分割過程。本文還對并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對其進(jìn)行了模擬和性能分析；驗(yàn)證了采用并行方案對ASIC邏輯進(jìn)行分割和映射的可行性。最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗(yàn)證方法對某一大規(guī)模ASIC設(shè)計(jì)進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計(jì)的分割和驗(yàn)證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個(gè)驗(yàn)證過程提供更好的支持，滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗(yàn)證的需求。

標(biāo)簽： FPGA ASIC 邏輯驗(yàn)證技術(shù)

上傳時(shí)間： 2013-06-12

上傳用戶：極客
模糊邏輯系統(tǒng)的C語言實(shí)現(xiàn)方法

本文首先介紹了三種專門用于模糊邏輯控制系統(tǒng)設(shè)計(jì)的軟件系統(tǒng)。詳細(xì)地介紹了利用軟件進(jìn)行模糊邏輯控制系統(tǒng)設(shè)計(jì)的基本原理以及模糊控制器的軟件程序設(shè)計(jì)方法。實(shí)驗(yàn)表明，模糊邏輯系統(tǒng)的C 語言實(shí)現(xiàn)方法是完全可行的，

標(biāo)簽： 模糊邏輯 C語言實(shí)現(xiàn)方法

上傳時(shí)間： 2013-04-24

上傳用戶：fandeshun
現(xiàn)場可編程邏輯門陣列（FPGA）技術(shù)的應(yīng)用研究

現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺(tái)的設(shè)計(jì)思路,研制了一種FPGA快速實(shí)驗(yàn)開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線,基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線接口中.最后通過一個(gè)通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號(hào)燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計(jì)中的應(yīng)用.

標(biāo)簽： FPGA 現(xiàn)場可編程應(yīng)用研究邏輯門

上傳時(shí)間： 2013-04-24

上傳用戶：龍飛艇
用SignalTapII邏輯分析儀調(diào)試FPGA

　SignalTap II 內(nèi)嵌邏輯分析儀是Altera 公司Quartus II 軟件中內(nèi)嵌的一種調(diào)試程序,通過把一段執(zhí)行邏輯分析功能的代碼和客戶的設(shè)計(jì)組合在一起編譯、布局布線,完成傳統(tǒng)邏輯分析儀的功能。介紹了SignalTap II 的基本內(nèi)容、實(shí)現(xiàn)原理以及在實(shí)際工程中的應(yīng)用環(huán)境。結(jié)合ATM交換矩陣的設(shè)計(jì)實(shí)例,詳細(xì)闡述了用SignalTapII 對FPGA 調(diào)試的具體方法和調(diào)試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統(tǒng)的外置式邏輯分析儀的優(yōu)劣,對SignalTap II 應(yīng)用條件進(jìn)行了闡述。

標(biāo)簽： SignalTapII FPGA 邏輯分析儀調(diào)試

上傳時(shí)間： 2013-07-13

上傳用戶：古谷仁美
基于ALM結(jié)構(gòu)FPGA的邏輯綜合技術(shù)

近些年來，F(xiàn)PGA已經(jīng)成為現(xiàn)代電子、半導(dǎo)體行業(yè)的最重要組成部分之一，針對FPGA的綜合技術(shù)的研究是電子設(shè)計(jì)自動(dòng)化技術(shù)的重要研究方向。邏輯綜合是FPGA綜合的重要步驟，它包括邏輯優(yōu)化和工藝映射。本文主要研究了針對一種新型ALM(Adaptive Logic Model)結(jié)構(gòu)FPGA的工藝映射算法。論文首先對已有FPGA邏輯綜合技術(shù)進(jìn)行了全面的總結(jié)，從邏輯優(yōu)化和工藝映射兩個(gè)方面分析了傳統(tǒng)算法對ALM結(jié)構(gòu)FPGA的適應(yīng)性，通過分析我們得出結(jié)論，傳統(tǒng)的邏輯優(yōu)化算法仍然能夠適用于ALM結(jié)構(gòu)FPGA的邏輯綜合，而工藝映射算法則需要進(jìn)行改進(jìn)。在以上分析的基礎(chǔ)上，根據(jù)ALM結(jié)構(gòu)的特點(diǎn)，論文提出了一種以面積優(yōu)化為主，同時(shí)考慮延遲的針對ALM結(jié)構(gòu)FPGA的工藝映射算法——ALMmap。該算法包括幾個(gè)子算法，遞減迭代裝箱算法能夠很好的適應(yīng)ALM結(jié)構(gòu)的靈活性；通過ALM裝箱算法并加入共享輸入處理，將多個(gè)LUT裝入一個(gè)ALM結(jié)構(gòu)中；再匯聚路徑的處理有助于提高效率和減少面積；算法在已有的多級(jí)分解算法基礎(chǔ)上考慮了延遲因素，在不降低面積優(yōu)化效果的同時(shí)降低了延遲；通過全局優(yōu)化從全局范圍對面積進(jìn)行了進(jìn)一步的優(yōu)化。最后，我們對ALMmap算法與傳統(tǒng)算法進(jìn)行了測試與比較，通過實(shí)驗(yàn)數(shù)據(jù)表明，ALMmap能夠很好的發(fā)揮ALM結(jié)構(gòu)的靈活性，考慮延遲的多級(jí)分解算法能夠很好的降低延遲，與傳統(tǒng)基于K-LUT的工藝映射算法相比，具有更好的面積與延遲綜合性能。

標(biāo)簽： FPGA ALM 邏輯

上傳時(shí)間： 2013-06-24

上傳用戶：hechao3225
基于FPGA的PCI總線接口橋接邏輯

隨著信息技術(shù)的發(fā)展，數(shù)字信號(hào)的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號(hào)的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號(hào)傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個(gè)雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。

標(biāo)簽： FPGA PCI 總線接口橋接

上傳時(shí)間： 2013-05-22

上傳用戶：彭玖華