Altera FPGA \r\n的開發(fā)工具的詳細(xì)教程，有例程與步奏
標(biāo)簽： Altera FPGA 開發(fā)工具 教程
上傳時間： 2013-08-31
上傳用戶：bs2005
自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式
上傳時間： 2013-08-31
上傳用戶：dancnc
* DESCRIPTION: DDS design BY PLD DEVICES.\r\n *\r\n * AUTHOR: Sun Yu\r\n *\r\n * HISTORY: 12/06/2002 \r\n *
標(biāo)簽： DESCRIPTION DEVICES design DDS
上傳時間： 2013-09-09
上傳用戶：jokey075
\r\n經(jīng)典的Protel99se入門教程，孫輝著北京郵電大學(xué)出版社出版
上傳時間： 2013-09-11
上傳用戶：Yukiseop
用于定量表示ADC動態(tài)性能的常用指標(biāo)有六個，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態(tài) 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
基于N溝道MOS管H橋驅(qū)動電路設(shè)計(jì)與制作
標(biāo)簽： MOS N溝道 H橋驅(qū)動 電路設(shè)計(jì)
上傳時間： 2014-08-01
上傳用戶：1109003457
計(jì)數(shù)器是一種重要的時序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器，并用Multisim10軟件進(jìn)行仿真。計(jì)算機(jī)仿真結(jié)果表明設(shè)計(jì)的計(jì)數(shù)器實(shí)現(xiàn)了36進(jìn)制計(jì)數(shù)的功能。基于集成計(jì)數(shù)器的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法簡單、可行，運(yùn)用Multisim 10進(jìn)行電子電路設(shè)計(jì)和仿真具有省時、低成本、高效率的優(yōu)越性。
標(biāo)簽： 歸零法 N進(jìn)制計(jì)數(shù)器原
上傳時間： 2013-10-11
上傳用戶：gtzj
在理論模型的基礎(chǔ)上探討了電子勢壘的形狀以及勢壘形狀隨外加電壓的變化, 并進(jìn)行定量計(jì)算, 得出隧穿電壓隨雜質(zhì)摻雜濃度的變化規(guī)律。所得結(jié)論與硅、鍺p-n 結(jié)實(shí)驗(yàn)數(shù)據(jù)相吻合, 證明了所建立的理論模型在定量 研究p-n 結(jié)的隧道擊穿中的合理性與實(shí)用性。該理論模型對研究一般材料或器件的隧道擊穿具有重要的借鑒意義。
上傳時間： 2013-10-31
上傳用戶：summery
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
N+緩沖層設(shè)計(jì)對PT-IGBT器件特性的影響至關(guān)重要。文中利用Silvaco軟件對PT-IGBT的I-V特性進(jìn)行仿真。提取相同電流密度下，不同N+緩沖層摻雜濃度PT-IGBT的通態(tài)壓降，得到了通態(tài)壓降隨N+緩沖層摻雜濃度變化的曲線，該仿真結(jié)果與理論分析一致。對于PT-IGBT結(jié)構(gòu)，N+緩沖層濃度及厚度存在最優(yōu)值，只要合理的選取可以有效地降低通態(tài)壓降。
上傳時間： 2013-11-12
上傳用戶：thesk123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
