七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時(shí)序篇和驗(yàn)證篇三個(gè)部分。
上傳時(shí)間： 2013-11-13
上傳用戶：yyyyyyyyyy
此為某測(cè)試平臺(tái)的上位機(jī)軟件部分，內(nèi)部使用了虛擬儀器和IVI，同時(shí)也 使用自研的調(diào)理硬件模塊。主要包括系統(tǒng)自檢、校準(zhǔn)部分。 其中自檢涉及到100多路通道，硬件用C8051F020、歐姆龍機(jī)電器、光耦 DA部分完成MUX和信號(hào)源。 可供多路掃描AD和低頻信號(hào)源參考。上位機(jī)用VC60開發(fā)。 完整上位機(jī)源代碼。
標(biāo)簽： 測(cè)試平臺(tái) 上位機(jī) 分 軟件
上傳時(shí)間： 2015-10-17
上傳用戶：haoxiyizhong
華為一個(gè)WCDMA路測(cè)儀表說明，有部分界面設(shè)計(jì)和功能參考價(jià)值，希望對(duì)大家有用
上傳時(shí)間： 2013-12-12
上傳用戶：VRMMO
OPNET的介紹電子書，包含模組的創(chuàng)見和連結(jié)、網(wǎng)路協(xié)定的設(shè)計(jì)等介紹
標(biāo)簽： OPNET
上傳時(shí)間： 2014-01-08
上傳用戶：jcljkh
設(shè)計(jì)了一基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的低頻數(shù)字式相位測(cè)量?jī)x。該測(cè)量?jī)x包括數(shù)字式移相信號(hào)發(fā)生器和相位測(cè)量?jī)x兩部分，分別完成移相信號(hào)的發(fā)生及其頻率、相位差的預(yù)置及數(shù)字顯示、發(fā)生信號(hào)的移相以及移相后信號(hào)相位差和頻率的測(cè)量與顯示幾個(gè)功能。其中數(shù)字式移相信號(hào)發(fā)生器可以產(chǎn)生預(yù)置頻率的正弦信號(hào)，也可產(chǎn)生預(yù)置相位差的兩路同頻正弦信號(hào)，并能顯示預(yù)置頻率或相位差值；相位測(cè)量?jī)x能測(cè)量移相信號(hào)的頻率、相位差的測(cè)量和顯示。兩個(gè)部分均采用基于FPGA的數(shù)字技術(shù)實(shí)現(xiàn)，使得該系統(tǒng)具有抗干擾能力強(qiáng), 可靠性好等優(yōu)點(diǎn)。
標(biāo)簽： FPGA 數(shù)字式 相位測(cè)量?jī)x 現(xiàn)場(chǎng)可編程門陣列
上傳時(shí)間： 2016-06-18
上傳用戶：zhliu007
用 AT89C51、LED 數(shù)碼管、按鍵、二極管等部分構(gòu)成，能實(shí)現(xiàn)時(shí)鐘日歷的功能：能進(jìn)行時(shí)、分的顯示。也具有時(shí)鐘，定時(shí)時(shí)間的設(shè)定，實(shí)現(xiàn)三路開關(guān)定時(shí)輸出等功能。
上傳時(shí)間： 2014-11-16
上傳用戶：lanwei
策略路由是嵌入式網(wǎng)絡(luò)產(chǎn)品的一個(gè)重要功能，它可以幫助 用戶靈活制定自己的選路策略，在實(shí)際網(wǎng)絡(luò)建設(shè)中具有很大的 實(shí)用價(jià)值；作為嵌入式網(wǎng)絡(luò)產(chǎn)品開發(fā)的首選操作系統(tǒng)，Vxworks IP協(xié)議棧沒有實(shí)現(xiàn)這一功能。論文在深入研究了策略路由原 理及Vxworks原IP協(xié)議棧數(shù)據(jù)轉(zhuǎn)發(fā)機(jī)制的基礎(chǔ)上，提出了加 入策略路由后Vxworks IP協(xié)議棧的數(shù)據(jù)轉(zhuǎn)發(fā)機(jī)制，并分規(guī)則 和動(dòng)作兩部分實(shí)現(xiàn)了它的原型。
標(biāo)簽： 策略路由 嵌入式 網(wǎng)絡(luò)產(chǎn)品
上傳時(shí)間： 2013-12-27
上傳用戶：來(lái)茴
項(xiàng)目的研究?jī)?nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究?jī)?nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究?jī)?nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為CPLD語(yǔ)言部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2013-12-09
上傳用戶：奇奇奔奔
項(xiàng)目的研究?jī)?nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究?jī)?nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究?jī)?nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為上位機(jī)程序部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2017-02-13
上傳用戶：大三三
單片機(jī)開發(fā)板源程序適合初學(xué)者 第三部分 LCD_中文，串口通信，單路模擬開關(guān)燈，動(dòng)態(tài)數(shù)碼顯示技術(shù)
標(biāo)簽： LCD 單片機(jī)開發(fā)板 初學(xué)者 分
上傳時(shí)間： 2014-01-02
上傳用戶：zq70996813
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
