開放諧振腔的時域分析
上傳時間： 2013-06-30
上傳用戶：eeworm
電磁場計算中的時域有限差分法（王常清） pdf版
上傳時間： 2013-04-15
上傳用戶：eeworm
電感L電容C回路及應用
上傳時間： 2013-07-29
上傳用戶：eeworm
專輯類-實用電子技術專輯-385冊-3.609G 電感L電容C回路及應用-191頁-6.2M.pdf
上傳時間： 2013-05-28
上傳用戶：hakim
專輯類-微波相關專輯-共31冊-341M 電磁場計算中的時域有限差分法（王常清）-382頁-12.3M-pdf版.pdf
上傳時間： 2013-04-24
上傳用戶：liuxiaojie
開發和研制無鐵心永磁電機是當前電機領域的一項重要課題，無鐵心永磁電機可以解決傳統有鐵心電機存在的重量重、損耗高、振動噪聲大等問題。開發無鐵心永磁電機需要準確計算電機的參數和性能，而實現這一任務的重要前提是獲得正確的磁場分布。無鐵心永磁電機氣隙外沒有鐵磁材料，其自身的結構特點決定了無鐵心永磁電機的氣隙磁場屬于三維開域磁場，開域磁場工程問題的計算是近年來計算電磁學的研究熱點之一。 本文的研究內容是國家高技術研究發展(863)計劃項目“新型稀土永磁電機設計與集成技術”的關鍵技術之一。針對無鐵心永磁電機的實際工程問題，計算方法的選擇力求既能保證一定的計算精度，又能節約計算機內存和CPU時間。根據對各種開域電磁場計算方法的分析比較，本文將漸近邊界條件法和有限元法結合解決無鐵心永磁電機三維開域磁場計算問題。 本文主要由以下幾部分組成： 第一部分為無鐵心永磁電機三維開域磁場計算方法的研究。首先提出了基于標量磁位的漸近邊界條件，建立了球形邊界的標量磁位漸近邊界條件數學模型。為了盡可能減少節點的數量，結合無鐵心永磁電機的具體結構，推導了適合于盒形截斷邊界和圓柱形截斷邊界上簡便易行的一階和二階標量漸近邊界條件算子，該算子具有簡單、有限元實施容易的特點。其次研究并建立了標量漸近邊界條件與有限元法結合的三維開域靜磁場的數學模型，并提出具體的實施方法，推導出相應的離散方程。通過對具有解析解的長方永磁體三維開域磁場的實例計算，驗證了方法和所編程序的正確性，并將漸近邊界條件法與截斷法在計算精度和人工外邊界距離方面做了比較。結果表明：在相同人工外邊界情況下，漸近邊界條件與截斷邊界條件相比，計算精度明顯提高，二階漸近邊界條件明顯優于一階漸近邊界條件。與截斷法相比，漸近邊界條件法更節約計算機內存和CPU時間，比較好地處理了計算量與計算精度之間的矛盾。 第二部分針對Halbach陣列內轉子無鐵心永磁電機三維開域磁場問題進行深入研究。利用漸近邊界條件法，定量地計算了在定轉子均無鐵心的情況下電機內部及周圍磁場的大小，總結出了Halbach陣列無鐵心永磁電機磁場的空間分布規律。 第三部分針對不同拓撲結構的Halbach磁體陣列電機磁場問題進行對比研究。通過大量的計算，探討了Halbach陣列永磁電機在轉子無鐵心情況下影響氣隙磁密的各種因素，分析了不同Halbach磁體軸向長度對端部漏磁的影響規律，給出了無鐵心永磁電機漏磁系數、電樞計算長度等主要設計參數隨電機結構尺寸的變化規律。 第四部分針對具有試驗數據的三種結構的無鐵心永磁電機樣機進行了計算和分析，計算結果與試驗數據吻合，從而驗證了漸近邊界條件法處理三維開域磁場問題的有效性和實用性。
上傳時間： 2013-06-22
上傳用戶：ivan-mtk
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
隨著嵌入式系統以及流媒體技術的快速發展，基于嵌入式系統實現可視電話、視頻點播、視頻會議等功能已經成為當前的熱點研究領域。這樣的系統通常具有小型化、低功耗、低成本、穩定可靠、便于攜帶等特點。 本文旨在研究流媒體以及嵌入式系統的相關技術，基于ARM9處理器平臺實現一種基于嵌入式系統的流媒體播放器。該播放器的硬件平臺以32位高性能ARM9處理器為核心進行規劃，在此基礎上，采用嵌入式Linux操作系統、MPEG-4視頻解碼技術和流媒體網絡傳輸技術進行設計。 本文的主要貢獻體現在以下六個方面： l、分析嵌入式流媒體播放器的功能需求和技術特點，對嵌入式流媒體播放器的總體實現方案進行設計。 2、研究嵌入式Linux系統設計方法，基于ARM處理器平臺構建嵌入式Linux操作系統。這部分的工作包括嵌入式BootLoader的移植、Linux內核的配置與編譯以及根文件系統的創建。 3、研究MPEG-4視頻壓縮標準，基于ARM-Linux系統平臺移植MPEG-4視頻解碼器。 4、研究ARM體系結構以及基于ARM平臺的嵌入式軟件優化方法，對所移植的MPEG-4視頻解碼器進行平臺相關優化。 5、研究視頻通信中的錯誤隱藏技術，針對錯誤隱藏過程中傳統邊界匹配算法對邊緣匹配的局限性，提出了一種改進的基于時域與空域平滑性的邊界匹配算法。 6、研究流媒體網絡傳輸的相關技術協議，基于RTSP/RTP/RTCP協議實現了一個基本的MPEG-4視頻流實時傳輸系統。
上傳時間： 2013-05-16
上傳用戶：a937518043
安規方面 X電容與Y電容的設計與計算方法
上傳時間： 2013-05-31
上傳用戶：gjzeus
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
上傳時間： 2013-06-07
上傳用戶：gps6888
