近年來，語音識別研究大部分集中在算法設(shè)計和改進(jìn)等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進(jìn)行研究的基礎(chǔ)上，重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設(shè)計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在FPGA內(nèi)部實現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護(hù)性。 此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算，在設(shè)計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現(xiàn)了語音信號的端點檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結(jié)合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計，在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件的選擇和設(shè)計。 （2）自主設(shè)計了純硬件描述語言的驅(qū)動電路設(shè)計，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進(jìn)行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 （3）完成高速定點256點的FFT模塊的設(shè)計，此模塊是系統(tǒng)成敗的關(guān)鍵，實現(xiàn)高速實時的運算。 （4）結(jié)合SOPC的特性，設(shè)計了人機(jī)友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動接口設(shè)計完成用戶定制的系統(tǒng)。 （5）進(jìn)行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的，具有一定的市場潛在價值。
標(biāo)簽： FPGA 語音識別 系統(tǒng)設(shè)計
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
本論文設(shè)計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進(jìn)行了證明。同時簡述了EDA技術(shù)和FPGA設(shè)計流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現(xiàn)了乘積的運算；另外,在本設(shè)計進(jìn)行部分積累加時,采用舍取冗余位,主要是根據(jù)設(shè)計時已對系數(shù)進(jìn)行了放大,而輸出時又要將結(jié)果相應(yīng)的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗證時得到的理想值進(jìn)行了比較,并對所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
上傳時間： 2013-05-24
上傳用戶：qiaoyue
論文以反應(yīng)式步進(jìn)電機(jī)為研究對象，應(yīng)用了先進(jìn)的FPGA/CPLD技術(shù)，設(shè)計了一種全數(shù)字的步進(jìn)電機(jī)控制系統(tǒng)，通過了仿真、綜合和下載的各個程序測試環(huán)節(jié)，并在實驗中得到了良好的應(yīng)用。 本論文分析了反應(yīng)式步進(jìn)電機(jī)工作原理以及其具體的控制過程，然后闡述了FPGA的設(shè)計原理以及所涉及到的相關(guān)芯片，接著對所要應(yīng)用的硬件語言VerilogHDL方面的知識進(jìn)行了簡要地介紹，這些為論文的具體設(shè)計部分提供了理論基礎(chǔ)。 本系統(tǒng)針對需要實現(xiàn)對步進(jìn)電機(jī)的調(diào)速，設(shè)計出了一種符合要求的連續(xù)可調(diào)的脈沖信號發(fā)生器，整個脈沖信號發(fā)生器有兩個大的模塊組成，最后用一個頂層的模塊將二者連接起來，并且每個子模塊以及頂層的模塊都通過了仿真測試。系統(tǒng)采用了模塊化的設(shè)計思路，為系統(tǒng)的設(shè)計和維護(hù)提供了方便，同時也提高了系統(tǒng)性能的可擴(kuò)展性。系統(tǒng)采用一種軟件硬化的設(shè)計思路，應(yīng)用了VerilogHDL硬件語言，該語言較容易理解。軟件也是采用了目前應(yīng)用比較廣泛的幾種。在最后的實物實驗中也取得了良好的效果，從而證明了設(shè)計的正確性。論文針對VerilogHDL硬件語言的應(yīng)用技巧以及實際編寫程序中經(jīng)常遇到的問題都做了詳細(xì)的解釋，并提出了幾個解決問題的方法；對于如何合理的選擇芯片，文章也做了仔細(xì)說明。 FPGA+VerilogHDL+EDA工具構(gòu)成的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)，是本系統(tǒng)設(shè)計的核心部分，該門技術(shù)具有操作靈活、利用廣泛以及價廉等特點。該門技術(shù)具有旺盛的生命力和廣闊的前景，必然推動著整個集成電路產(chǎn)業(yè)系統(tǒng)集成的進(jìn)一步發(fā)展。整個系統(tǒng)設(shè)計采用了全數(shù)字化的控制方案，使系統(tǒng)更加緊湊、更加合理以及經(jīng)濟(jì)節(jié)約。由于系統(tǒng)的全數(shù)字化，使得整個系統(tǒng)運行變得十分可靠，調(diào)試也極為方便。作為一種先進(jìn)技術(shù)的應(yīng)用，論文在很多方面做了新的嘗試。
標(biāo)簽： FPGA 步進(jìn)電機(jī)控制 系統(tǒng)研究
上傳時間： 2013-05-20
上傳用戶：zoushuiqi
當(dāng)前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進(jìn)電信計算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機(jī)制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘柮芏取?biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對四關(guān)節(jié)實驗室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺，實現(xiàn)對四關(guān)節(jié)實驗室機(jī)器人的精確控制。 本論文從實際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實驗室機(jī)器人的本體結(jié)構(gòu)，并對其抽象簡化得到了它的運動學(xué)數(shù)學(xué)模型。在明確了實現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級CPU控制的控制體系結(jié)構(gòu)：第一級CPU為上位計算機(jī)，它實現(xiàn)對機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實時軌跡規(guī)劃等控制算法的運算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實現(xiàn)了對機(jī)器人多個關(guān)節(jié)的高速并行驅(qū)動；第三級CPU為交流伺服驅(qū)動處理器，它實現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動控制，以及電機(jī)的故障診斷和自動保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來實現(xiàn)上位計算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計包括兩個部分：一是采用VC++實現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實時軌跡規(guī)劃等控制算法的運算，同時完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語言實現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號，實現(xiàn)對機(jī)器人的實時驅(qū)動，同時還能夠?qū)崟r的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來的四關(guān)節(jié)實驗室機(jī)器人控制器具有控制實時性好、定位精度高、運行穩(wěn)定可靠的特點，它允許用戶通過上位控制計算機(jī)實現(xiàn)對機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過機(jī)器人控制箱現(xiàn)場對機(jī)器人進(jìn)行回零、示教等各項操作。
標(biāo)簽： FPGA DSP 實驗室 機(jī)器人控制器
上傳時間： 2013-06-11
上傳用戶：edisonfather
ARM嵌入式技術(shù)在工業(yè)和生活中正得到越來越廣泛的應(yīng)用，為了適應(yīng)技術(shù)的發(fā)展和社會的需求，滿足為社會培養(yǎng)創(chuàng)新型人才的需要，高校通信類和電子類專業(yè)開設(shè)ARM嵌入式技術(shù)相關(guān)課程及其實驗課程將成為趨勢。在課程中設(shè)置合理實驗，可以有效提高學(xué)生的動手能力和培養(yǎng)創(chuàng)新性思維，幫助學(xué)生更快、更好地掌握理論和應(yīng)用技術(shù)。 論文設(shè)計的ARM嵌入式教學(xué)實驗系統(tǒng)包括一塊適合普通高校嵌入式技術(shù)實驗課程教學(xué)的實驗開發(fā)板及其配套的實驗。該實驗系統(tǒng)針對一般高校所開設(shè)的ARM嵌入式技術(shù)相關(guān)課程的要求而設(shè)計，配套實驗符合教學(xué)大綱及實驗課時的要求。 論文設(shè)計的實驗開發(fā)板主要組成模塊有：最小系統(tǒng)，包括控制器模塊、電源模塊、復(fù)位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴(kuò)展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網(wǎng)模塊等。實驗開發(fā)板采用S3C4510B網(wǎng)絡(luò)控制芯片用作控制和信號處理，使用網(wǎng)絡(luò)接口芯片DM9161和隔離變壓器H1102完成網(wǎng)絡(luò)接入，使用AM29LV160和HY57V641620HG構(gòu)建16位存儲單元，使用AT24C01和PCF8583來構(gòu)建I2C接口，使用MAX232完成TTL電平轉(zhuǎn)換以擴(kuò)展RS232串口，并擴(kuò)展鍵盤和LCD實現(xiàn)人機(jī)交互。實驗開發(fā)板的硬件設(shè)計充分考慮了一般高校實驗室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個學(xué)生盡可能的創(chuàng)造動手制作PCB的實驗條件。實驗板的接口設(shè)計能夠讓學(xué)生較為方便地開展實驗，并考慮了實驗板擴(kuò)展和二次開發(fā)的需要。 論文設(shè)計的實驗系統(tǒng)配套實驗主要有基礎(chǔ)實驗、擴(kuò)展實驗和設(shè)計實驗。基礎(chǔ)實驗主要幫助學(xué)生熟悉嵌入式系統(tǒng)的片內(nèi)資源和特殊功能寄存器的配置方法，對整個嵌入式系統(tǒng)的架構(gòu)有一定的理解，能編程完成一些簡單的控制功能；擴(kuò)展實驗主要幫助學(xué)生建立嵌入式系統(tǒng)開發(fā)和設(shè)計的基本理念，能夠設(shè)計和實現(xiàn)常見的外設(shè)驅(qū)動程序，能夠進(jìn)行操作系統(tǒng)的配置和移植，能夠自行對實驗板進(jìn)行一定程度的擴(kuò)展；設(shè)計實驗?zāi)軌驇椭鷮W(xué)生提高嵌入式系統(tǒng)的設(shè)計開發(fā)能力，使學(xué)生能根據(jù)需要設(shè)計出實現(xiàn)一定功能的擴(kuò)展模塊，從而使實驗板擴(kuò)展成實現(xiàn)具體功能的工業(yè)產(chǎn)品。基礎(chǔ)實驗包括ADS集成環(huán)境實驗、鍵盤實驗（GPIO輸入）、LED實驗（GPIO輸出）、定時器實驗、外部中斷實驗、UART串口通信實驗、I2C接口實驗、液晶顯示實驗；擴(kuò)展實驗包括建立交叉編譯環(huán)境實驗、操作系統(tǒng)編譯實驗、操作系統(tǒng)移植實驗、以太網(wǎng)通信實驗、TFTP實驗、WEB訪問實驗；設(shè)計實驗包括TCP/IP協(xié)議棧實驗、Web服務(wù)器實驗。學(xué)生通過完成基礎(chǔ)實驗、擴(kuò)展實驗和設(shè)計實驗來達(dá)到教學(xué)大綱的要求，并可以在此基礎(chǔ)上進(jìn)行更深入的創(chuàng)新性開發(fā)實驗，可以滿足一般高校嵌入式技術(shù)實驗課程教學(xué)的需要。 論文介紹了嵌入式交叉編譯環(huán)境的建立以及實驗開發(fā)板設(shè)計完成后進(jìn)行的調(diào)試。實驗開發(fā)板移植的嵌入式操作系統(tǒng)為uClinux，采用的Bootloader為U-boot。論文還簡單介紹了實驗系統(tǒng)的擴(kuò)展方案和二次開發(fā)方案，并對嵌入式新技術(shù)的發(fā)展做了粗淺的探討。 論文所做的工作以科學(xué)發(fā)展觀為指導(dǎo)，是對普通高校ARM嵌入式技術(shù)實驗課程設(shè)計的一次有益探索。
標(biāo)簽： ARM 嵌入式 教學(xué)實驗系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：jjq719719
目前，許多高校在機(jī)房管理上使用了IC 卡，其中少數(shù)機(jī)房是使用接觸式IC卡，眾所周知，接觸式IC 卡在可靠性、易用性、安全性、高抗干擾性和工作距離方面不及非接觸式IC 卡，因此很多接觸式IC 卡基本已被非接觸式IC 卡取代。 經(jīng)過調(diào)研發(fā)現(xiàn)，使用IC 卡的機(jī)房管理系統(tǒng)的基本工作方式是每個機(jī)房中配置了1個IC 卡讀寫終端和1 臺監(jiān)控機(jī)。IC 卡讀卡終端只是一個普通的讀卡器，只負(fù)責(zé)讀取卡內(nèi)信息，并通過串口等通信方式將IC 卡信息傳輸給監(jiān)控機(jī)，讀卡終端本身沒有信息存儲功能，實際的計費管理完全是通過監(jiān)控計算機(jī)控制，監(jiān)控計算機(jī)向中心服務(wù)器端定時或?qū)崟r傳輸刷卡信息。由于整個系統(tǒng)要占用一臺微機(jī)，而且中間的信息傳遞、計費環(huán)節(jié)都要由它來完成，不僅浪費資源，而且也增加了安全隱患。在這種工作模式下，會出現(xiàn)一些問題和漏洞： 1) 可靠性不高由于讀卡設(shè)備與監(jiān)控計算機(jī)之間的信息傳輸只是暫時保存在監(jiān)控計算機(jī)中，如果監(jiān)控計算機(jī)遭到病毒襲擊或者出現(xiàn)硬件故障，將出現(xiàn)無法挽回的后果。而且由于學(xué)生信息都保存在監(jiān)控計算機(jī)中，因此存在著人為偽造、篡改和徇私舞弊行為的極大可能。 2) IC卡的特點未完全體現(xiàn)IC卡除了能標(biāo)識身份外，還有電子錢包功能，能對其進(jìn)行充值和扣款，但是上述方法基本上IC卡只用做標(biāo)識身份，實際的每次扣款，都是由監(jiān)控計算機(jī)和中心服務(wù)器來完成，基本與讀卡設(shè)備無關(guān)。 3) 不方便學(xué)生上機(jī)和收費管理學(xué)生每次上機(jī)刷卡，都要由監(jiān)控計算機(jī)連接中心服務(wù)器端，由中心服務(wù)器端讀出學(xué)生信息，進(jìn)行核對，而且對學(xué)生的扣款需要額外的計算機(jī)軟件來進(jìn)行計時和計費處理，顯得比較繁瑣。 鑒于以上問題，為提高機(jī)房管理效率，降低工作強(qiáng)度，并及時處理機(jī)房發(fā)生的故障，采用機(jī)房計費管理系統(tǒng)勢在必行。如果能在讀卡終端設(shè)備中完成計費的大部分功能，并且增加存儲功能，這樣就可以減少監(jiān)控計算機(jī)的負(fù)擔(dān)，甚至讀卡終端設(shè)備可以直接與中心服務(wù)器通信，不僅能增加系統(tǒng)的可靠性和安全性而且還充分利用了IC 卡的功能，還降低了財務(wù)統(tǒng)計和計算帶來的麻煩。 目前已經(jīng)應(yīng)用于機(jī)房管理的解決方案主要有3種方式，即:軟硬件結(jié)合控制方式、帳號方式和門禁方式。鑒于設(shè)計要求，并且考慮到安全、可靠、簡單等因素，如果在軟硬件結(jié)合控制方式中，把更多的任務(wù)交由讀卡終端，比如由讀卡終端來存儲數(shù)據(jù)、計費管理，同時如果讀卡終端能實現(xiàn)TCP/IP 通信，那么監(jiān)控計算機(jī)的任務(wù)就大大降低，甚至可以由讀卡終端直接與中心服務(wù)器通信。就減少了一些不必要的麻煩和安全風(fēng)險。本論文的設(shè)計就是基于這一點來進(jìn)行的。 本系統(tǒng)要求數(shù)據(jù)傳輸穩(wěn)定可靠，實時性要好，另外考慮到性價比等因素，綜合考慮選擇將μC/OS-II 操作系統(tǒng)移植到ARM7 上作為開發(fā)平臺。在此平臺基礎(chǔ)上，考慮到TCP/IP協(xié)議棧的實現(xiàn)與要采用的硬件的性能以及實現(xiàn)的成本有關(guān)。從解決這一技術(shù)問題出發(fā)，結(jié)合本論文研究的應(yīng)用對象，決定使用嵌入式操作系統(tǒng)，此種方案可以描述為嵌入式TCP/IP協(xié)議棧＋嵌入式操作系統(tǒng)＋微控制器。 本文介紹了一種基于ARM7的IC 卡機(jī)房管理終端的設(shè)計方案。該系統(tǒng)在ARM7的基礎(chǔ)上實現(xiàn)了μC/OS-Ⅱ操作系統(tǒng)的移植和TCP/IP協(xié)議棧的嵌入，能夠正確讀寫IC 卡信息，增加了SD 卡存儲功能，完成計費操作，實現(xiàn)液晶顯示功能，能夠通過以太網(wǎng)或串口直接與服務(wù)器通信。 本文詳細(xì)介紹了整個機(jī)房管理系統(tǒng)終端的硬軟件設(shè)計，給出了嵌入式操作系統(tǒng)μC/OS-Ⅱ在ARM7 處理器上的詳細(xì)移植過程，介紹了一種TCP/IP協(xié)議棧和基于套接字的編程方法，同時也提供了一種多卡操作的防沖突機(jī)制。 同目前大多數(shù)機(jī)房管理系統(tǒng)相比，該系統(tǒng)有如下特點： 1) 由于使用了嵌入式操作系統(tǒng)μC/OS-Ⅱ，提高了系統(tǒng)的實時性和反應(yīng)時間，任務(wù)管理和調(diào)度更加方便有效。 2) 由讀卡終端來進(jìn)行計費操作，降低了服務(wù)器端的工作壓力，同時降低了安全風(fēng)險。 3) 增加了數(shù)據(jù)存儲功能，提高了系統(tǒng)的可靠性，有利于數(shù)據(jù)的查詢和故障的恢復(fù)。 4) 增加了對無效卡、注銷卡和欠費卡的判斷與處理，對惡意操作或者有意或者無意的逃費操作采取了積極有效的措施。 5) 以太網(wǎng)通信克服了以往串口通信的傳輸距離短、傳輸速率慢等缺點，使得通信更加方便、高效，并且可以進(jìn)行遠(yuǎn)距離傳輸和控制。
標(biāo)簽： ARM IC卡 機(jī)房管理 終端設(shè)計
上傳時間： 2013-07-09
上傳用戶：淺言微笑
高溫超導(dǎo)（High Temperature Superconductor,HTS）磁陰電動機(jī)與傳統(tǒng)磁陰電動機(jī)相比，能夠以更小的體積和重量實現(xiàn)更大的輸出功率、更高的功率因數(shù)和效率.國外有關(guān)超導(dǎo)磁阻電動機(jī)的研究目前還處于初級階段，國內(nèi)在這一領(lǐng)域更為滯后.論文以普通磁阻電動機(jī)的電磁關(guān)系為基礎(chǔ)，結(jié)合超導(dǎo)材料特殊的電磁特性，初步提出了超導(dǎo)磁阻電動機(jī)電磁設(shè)計的一般原則;并嘗試進(jìn)行了一臺額定功率為150W的內(nèi)反應(yīng)式HTS磁阻電動機(jī)的電磁設(shè)計.論文以實際設(shè)計的一臺內(nèi)反應(yīng)式HTS磁阻電動機(jī)樣機(jī)作為分析實例，基于第二類超導(dǎo)體臨界態(tài)Kim模型和電磁場的有限元方法，提出了一般HTS磁阻電動機(jī)的內(nèi)部磁場及交、直軸同步電抗的分析與計算方法.并在此基礎(chǔ)上進(jìn)一步研究了如何借助HTS磁阻電動機(jī)的電抗曲線分析HTS磁阻電動機(jī)的穩(wěn)態(tài)工作特性.論文對常規(guī)磁阻電動機(jī)與HTS磁阻電動機(jī)進(jìn)行了比較.計算結(jié)果表明，在電機(jī)尺寸、結(jié)構(gòu)不變的前提下，超導(dǎo)磁阻電動機(jī)比常規(guī)磁阻電動機(jī)明顯地提高了電機(jī)X/X值，因而以更小的尺寸獲得了更大的輸出轉(zhuǎn)矩、更高的效率和功率因數(shù)，同時電機(jī)的穩(wěn)定運行區(qū)間也有所增大.計算結(jié)果還表明，采用抗磁性更強(qiáng)的YBCO塊材作為交軸阻磁介質(zhì)，能夠保證轉(zhuǎn)子在獲得較大的直、交軸磁阻差異的同時不必犧牲較大的極孤系數(shù)和氣隙寬度，從而氣隙磁密有較好的波形，電機(jī)具有較好的同步性能.論文也對幾種具有相同定子但轉(zhuǎn)子結(jié)構(gòu)不同的HTS磁阻電動機(jī)做了比較，比較結(jié)果顯示，ALA式HTS磁阻電動機(jī)比內(nèi)反應(yīng)式HTS磁阻電動機(jī)具有更大的輸出轉(zhuǎn)矩;當(dāng)輸出功率較大時，ALA結(jié)構(gòu)的HTS磁阻電動機(jī)還比內(nèi)反應(yīng)結(jié)構(gòu)具有更好的穩(wěn)態(tài)工作特性.另外發(fā)現(xiàn)，thin-zebra ALA式HTS磁阻電動機(jī)的同步性能比thick-zebra ALA式HTS磁阻電動機(jī)更好.在進(jìn)行內(nèi)反應(yīng)式HTS磁阻電動機(jī)的設(shè)計時，內(nèi)反應(yīng)槽既要盡量阻隔交軸磁通，又要分布的比較均勻，這樣才能既獲得足夠的直、交軸同步電抗比，又削弱轉(zhuǎn)矩脈動，從而最終改善電機(jī)的同步性能.
上傳時間： 2013-04-24
上傳用戶：水中浮云
盤式永磁同步電動機(jī)是一種性能優(yōu)越、但結(jié)構(gòu)特殊的電動機(jī)。作為一種理想的驅(qū)動裝置，其應(yīng)用范圍遍及航天、國防、工農(nóng)業(yè)生產(chǎn)和日常生活的各個領(lǐng)域。本文利用稀土永磁材料釹鐵硼的高矯頑力，提出了一種省卻了鐵心的雙轉(zhuǎn)子、單定子結(jié)構(gòu)盤式無鐵心永磁同步電機(jī)，進(jìn)一步減輕了電機(jī)的質(zhì)量并消除轉(zhuǎn)矩脈動。 對電機(jī)的設(shè)計、性能預(yù)測都離不開電機(jī)電磁場的計算。不同于傳統(tǒng)的圓柱式徑向磁通電機(jī)，盤式無鐵心電機(jī)是軸向磁通電機(jī)，外加其無鐵心的結(jié)構(gòu)，決定了該電機(jī)的磁場呈三維、開域分布。對它的電磁場分析，不能采用對待徑向磁通電機(jī)的化為二維磁場的分析方法。 本文研究的重點內(nèi)容分為兩部分：(1)在盤式無鐵心永磁同步電機(jī)的結(jié)構(gòu)上，建立其磁場三維模型，由三維有限元法計算三維電磁場，分析計算結(jié)果，并總結(jié)出盤式無鐵心永磁同步電機(jī)的磁場分布規(guī)律。 (2)在磁場計算的基礎(chǔ)上，將Halbach型永磁體陣列的理論應(yīng)用到磁鋼設(shè)計中來，提出磁鋼結(jié)構(gòu)優(yōu)化方案，研究出適合于盤式無鐵心永磁同步電機(jī)的磁鋼結(jié)構(gòu)，以獲得理想的磁場波形和磁密值。 本文首先從磁路計算的方法入手，通過磁路計算分析出盤式無鐵心永磁同步電機(jī)的磁場分布特點。其后直接運用三維有限元法求解該電機(jī)的電磁場，分析計算結(jié)果。為了獲得低漏磁、高氣隙磁密值、正弦形的氣隙磁場分布，本文先后提出普通軸向充磁磁鋼結(jié)構(gòu)、不等厚軸向充磁磁鋼結(jié)構(gòu)并將Halbach陣列的理論應(yīng)用到盤式無鐵心永磁同步電機(jī)的磁剛結(jié)構(gòu)優(yōu)化中，討論了三種不同角度的Halbach型永磁體陣列。最后為了簡化磁鋼的加工工藝，將不等厚永磁體陣列與Halbach永磁體陣列相結(jié)合，提出了最經(jīng)濟(jì)、有效的改進(jìn)型Halbach永磁體陣列，給出具體磁鋼尺寸，并運用ANSYS軟件對各種磁鋼結(jié)構(gòu)產(chǎn)生的磁場進(jìn)行結(jié)果仿真。
標(biāo)簽： 永磁同步電機(jī) 磁場分析 磁鋼
上傳時間： 2013-06-23
上傳用戶：zhaoq123
進(jìn)入二十一世紀(jì)以來，隨著我國經(jīng)濟(jì)、社會、文化各方面快速發(fā)展，人民生活節(jié)奏日益加快，遠(yuǎn)程互動交流要求不斷提高。網(wǎng)絡(luò)化生活方式真正進(jìn)入到平常百姓家。為適應(yīng)社會的持續(xù)高速發(fā)展，必須廣泛開發(fā)應(yīng)用網(wǎng)絡(luò)化、信息化的工作生活產(chǎn)品，滿足社會市場需求。本課題就是面向當(dāng)前網(wǎng)絡(luò)迅速普及形勢下的家庭遠(yuǎn)程監(jiān)控市場，采用高集成度、微功耗、低成本的設(shè)計思路，構(gòu)建實時性、網(wǎng)絡(luò)化、數(shù)字化嵌入式家用遠(yuǎn)程監(jiān)控系統(tǒng)，以適應(yīng)普通家庭遠(yuǎn)程安全維護(hù)需求，提高中低收入群體的生活質(zhì)量和生活安全性。 嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)是建立在ARM9和WindowsCE平臺上的一套完整視頻處理傳輸系統(tǒng)。它主要由S3C2410嵌入式硬件平臺、WindowsCE5．0嵌入式操作系統(tǒng)、攝像頭驅(qū)動采集模塊、網(wǎng)絡(luò)收發(fā)模塊和編解碼模塊五大部分組成。本文首先對嵌入式網(wǎng)絡(luò)監(jiān)控系統(tǒng)進(jìn)行了總體設(shè)計，根據(jù)成本和市場需求，完成功能元件和軟件平臺選型。在硬件選擇上使用了市場上得到廣泛認(rèn)可的S3C2410、CS8900A網(wǎng)絡(luò)控制器、SDRAM、NANDFASH存儲器、攝像頭芯片，即滿足功能需求又控制成本，同時保證相互兼容和工作穩(wěn)定性；軟件平臺選擇兼顧市場認(rèn)同度和軟件兼容性，同時考慮到開發(fā)的復(fù)雜程度，選擇了同屬微軟旗下、類似WindowsXP的WindowsCE軟件環(huán)境。這樣主要軟件開發(fā)工作便可以使用WindowsXP下的開發(fā)工具完成。這一選擇符合市場主流用戶對微軟的認(rèn)同，也節(jié)約了學(xué)習(xí)和建立Linux交叉編譯環(huán)境的精力和時間。 硬件平臺搭建后使用ADS1．2進(jìn)行調(diào)試，操作系統(tǒng)使用PlatformBuilder進(jìn)行定制，驅(qū)動、采集、編碼及發(fā)送模塊在EVC4．0下開發(fā)，接收、解碼和顯示模塊用VC++6．0開發(fā)。為保證軟硬件兼容性，軟件調(diào)試很少使用Emulator虛擬機(jī)，而使用JTAG、串口、USB口、交叉線建立硬件連接后進(jìn)行實機(jī)調(diào)試。針對本課題主要軟件模塊WindowsXP下開發(fā)、WindowsCE下調(diào)試的情況，由于兩操作系統(tǒng)不能直接兼容，需建立平臺間同步和交互。實驗中使用了MSASYNC．exe等外圍軟件以及VGA控制器、USB擴(kuò)展等外圍硬件模塊以實現(xiàn)快速實驗，由此也造成實驗設(shè)備和過程比最終產(chǎn)品復(fù)雜很多的情況。最終產(chǎn)品將把軟硬件環(huán)境剪裁到滿足功能的最小規(guī)模，僅預(yù)留排線接口用于升級，以實現(xiàn)低成本、微功耗、高集成度的設(shè)計要求。 系統(tǒng)的軟硬件測試表明：該系統(tǒng)安裝使用方便，運行穩(wěn)定可靠，普通網(wǎng)絡(luò)情況下可提供家用實時性，達(dá)到了預(yù)期設(shè)計目的和要求。為下一步的改進(jìn)和完善建立起基礎(chǔ)平臺，并提供了主要功能。
標(biāo)簽： ARM 網(wǎng)絡(luò)視頻監(jiān)控 系統(tǒng)研究
上傳時間： 2013-07-08
上傳用戶：夜月十二橋
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
