【人郵出版社，2004，楊克俊編著】 本書系統(tǒng)介紹電磁兼容技術(shù)的基本知識(shí)、概念，以及國(guó)內(nèi)、外電磁兼容技術(shù)標(biāo)準(zhǔn)，著重從工程實(shí)踐角度闡述電磁兼容技術(shù)的原理、應(yīng)用方法及應(yīng)注意事項(xiàng)。全書共分10章，內(nèi)容包括：屏蔽技術(shù)、濾波技術(shù)、接地技術(shù)、線路板設(shè)計(jì)、電纜設(shè)計(jì)、瞬態(tài)干擾抑制、電磁干擾診斷與解決技術(shù)以及在無(wú)線電通信系統(tǒng)和計(jì)算機(jī)系統(tǒng)中的EMC技術(shù)。 第10章 計(jì)算機(jī)系統(tǒng)中的電磁兼容技術(shù) 附錄A-F
標(biāo)簽： 電磁兼容 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2013-07-23
上傳用戶：xfbs821
反激式轉(zhuǎn)換器在筆記本適配器市場(chǎng)很普及，這種轉(zhuǎn)換器工作在電流模式控制，使其非常適合于低成本且堅(jiān)固的結(jié)構(gòu)。這類轉(zhuǎn)換器的典型應(yīng)用如圖1所示。其中的控制器采用了NCP1271，這一器件工作在固定頻率電流模式控制，包含眾多的實(shí)用特性，如基于定時(shí)器的短路保護(hù)、提供利于抑制電磁干擾(EMI)信號(hào)的頻率調(diào)制技術(shù)，以及工作在軟工作模式的跳周期功能，以滿足沒有可聽噪聲時(shí)的待機(jī)能耗要求。這些轉(zhuǎn)換器通常用于低電源輸入時(shí)工作在連續(xù)導(dǎo)電模式(CCM)以降低導(dǎo)電損耗，而在高電源輸入時(shí)自然轉(zhuǎn)換到非連續(xù)導(dǎo)電模式(DCM)工作。在本文的案例中，假定硬件設(shè)計(jì)已經(jīng)完成，這表示已經(jīng)選擇好變壓器初級(jí)電感Lp、變壓器匝數(shù)比N及剩余元件。TL431單獨(dú)考慮，等待選擇補(bǔ)償元件。
標(biāo)簽： 431 TL 開關(guān)電源 環(huán)路
上傳時(shí)間： 2013-06-03
上傳用戶：cjl42111
波束形成模塊是聲納信號(hào)處理系統(tǒng)中的核心部分，其作用為在空域上加強(qiáng)來(lái)自某一方向的信號(hào)，抑制干擾，同時(shí)探測(cè)目標(biāo)的方位。因此，波束形成模塊的研究在水下探測(cè)器、水下武器引信等聲納系統(tǒng)中顯得尤為重要。本文基于陣列波束形成的原理對(duì)圓陣自適應(yīng)波束形成展開了比較深入的研究。 首先，本文概述了聲納波束形成的研究背景和研究現(xiàn)狀。基于本課題所研究的主動(dòng)聲納模型，分析了主動(dòng)聲納信號(hào)，提出應(yīng)用復(fù)基帶信號(hào)進(jìn)行波束形成的方案；對(duì)接收波束形成的原理和方法進(jìn)行了比較詳細(xì)的推導(dǎo)和論述。 其次，本文重點(diǎn)對(duì)均勻圓形陣列流形的波束形成作了詳細(xì)分析和波束圖函數(shù)推導(dǎo)，并且應(yīng)用MATLAB軟件進(jìn)行了仿真分析。然后對(duì)LMS自適應(yīng)算法進(jìn)行了介紹，由對(duì)LMS算法的分析推導(dǎo)了DLMS算法，并對(duì)LMS算法和DLMS算法進(jìn)行了分析，并將DLMS算法應(yīng)用于均勻圓陣波束形成。仿真結(jié)果表明，基于FIR濾波架構(gòu)的DLMS算法以犧牲部分收斂速度為代價(jià)，可獲得高速并行處理能力。DLMS自適應(yīng)波束形成方法能使目標(biāo)方向信號(hào)加強(qiáng)，同時(shí)將干擾信號(hào)零陷。 最后，本文介紹了基于FPGA的并行度為2的8陣元DLMS自適應(yīng)波束形成設(shè)計(jì)思路以及實(shí)現(xiàn)方法。系統(tǒng)的整體結(jié)構(gòu)采用了并行處理架構(gòu)，而在單個(gè)支路采用了流水線技術(shù)。并應(yīng)用硬件描述(VHDL)語(yǔ)言在QuartusⅡ4.0環(huán)境下設(shè)計(jì)了各軟件模塊和功能仿真。
標(biāo)簽： 聲納 自適應(yīng)波束
上傳時(shí)間： 2013-04-24
上傳用戶：moonkoo7
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-06-03
上傳用戶：aa54
本文介紹了直接數(shù)字頻率合成器(DDS)的工作原理及基本結(jié)構(gòu)，在此基礎(chǔ)上推導(dǎo)了它的理想頻譜，分析了DDS雜散的來(lái)源及抑制雜散的常用方法；重點(diǎn)研究了DDS中累加器和波形存儲(chǔ)表的設(shè)計(jì)。針對(duì)DDS輸入數(shù)據(jù)刷新率低的特點(diǎn)，雙層累加...
標(biāo)簽： 數(shù)字頻率合成器
上傳時(shí)間： 2013-06-03
上傳用戶：SimonQQ
·本書定量地闡述了電磁干擾（EMI）的診斷和故障解決的電磁兼容（EM）技術(shù)，以及使用的儀器設(shè)備；定量地闡述了現(xiàn)場(chǎng)實(shí)際EMC測(cè)試中的電磁干擾問題、感性的串聯(lián)損耗電磁兼容解決方案、傳導(dǎo)型問題解決方案的工作模式、電磁兼容的容性解決方案；詳細(xì)地闡述了對(duì)每種EMI的抑制措施和EMI抑制元件的應(yīng)用條件；并給出了電磁干擾抑制措施的最佳方案選擇。書中配有大量的圖例、表格、計(jì)算公式。可參照的特性曲線、附錄等。 目錄譯
標(biāo)簽： 電磁干擾 排查 電磁兼容技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
· 摘要： 通過(guò)分析小波分析法中的閾值去噪算法的原理,根據(jù)MEMS陀螺儀信號(hào)漂移的數(shù)學(xué)模型,采用了基于小波閾值去噪法對(duì)MEMS陀螺儀的輸出進(jìn)行實(shí)時(shí)消噪處理.并將該算法應(yīng)用到基于DSP的某MEMS陀螺捷聯(lián)慣導(dǎo)系統(tǒng)后對(duì)系統(tǒng)的MEMS陀螺儀進(jìn)行零漂試驗(yàn).通過(guò)整個(gè)系統(tǒng)試驗(yàn)結(jié)果分析,使用小波閾值去噪法對(duì)抑制MEMS陀螺儀零漂,改善MEMS陀螺儀的零偏穩(wěn)定性具有很好的效果,肯定了小波閾值去
標(biāo)簽： MEMS 小波閾值 去噪 信號(hào)降噪
上傳時(shí)間： 2013-04-24
上傳用戶：xiehao13
TDA1521是荷蘭飛利浦公司設(shè)計(jì)的低失真度及高穩(wěn)度的芯片。 其中的參數(shù)為：TDA1521在電壓為±16V、阻抗為8Ω時(shí)，輸出功率為2×15W，此時(shí)的失真僅為0.5％。輸入阻抗20KΩ, 輸入靈敏度600mV,信噪比達(dá)到85dB。其電路設(shè)有等待、靜噪狀態(tài)，具有過(guò)熱保護(hù)，低失調(diào)電壓高紋波抑制，而且熱阻極低，具有極佳的高頻解析力和低頻力度。其音色通透純正，低音力度豐滿厚實(shí)，高音清亮明快，很有電子管的韻味。
標(biāo)簽： 雙聲道 功放電路圖 音箱 電路設(shè)計(jì)
上傳時(shí)間： 2013-07-04
上傳用戶：myworkpost
多數(shù)電磁干擾濾波器必須使用共模電感器。由于共模電感器在很寬的 頻率范圍內(nèi)阻抗很高，所以可抑制高頻開關(guān)電源產(chǎn)生的高頻噪聲。
上傳時(shí)間： 2013-07-19
上傳用戶：fzy309228829
地線造成電磁干擾的主要原因是地線存在阻抗，當(dāng)電流流過(guò)地線時(shí)，會(huì)在地線上產(chǎn)生電壓，這就是地線噪聲。在這個(gè)電壓的驅(qū)動(dòng)下，會(huì)產(chǎn)生地線環(huán)路電流，形成地環(huán)路干擾。當(dāng)兩個(gè)電路共用一段地線時(shí)，會(huì)形成公共阻抗耦合。 解決地環(huán)路干擾的方法有切斷地環(huán)路，增加地環(huán)路的阻抗，使用平衡電路等。解決公共阻抗耦合的方法是減小公共地線部分的阻抗，或采用并聯(lián)單點(diǎn)接地，徹底消除公共阻抗。
標(biāo)簽： PCB 布線設(shè)計(jì) 地線干擾
上傳時(shí)間： 2013-07-31
上傳用戶：時(shí)代電子小智
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
