設(shè)計(jì)一個(gè)有 N個(gè)進(jìn)程共行的進(jìn)程調(diào)度程序。 進(jìn)程調(diào)度算法：采用最高優(yōu)先數(shù)優(yōu)先的調(diào)度算法（即把處理機(jī)分配給優(yōu)先數(shù)最高的進(jìn)程）和先來先服務(wù)算 法。 每個(gè)進(jìn)程有一個(gè)進(jìn)程控制塊（ PCB）表示。進(jìn)程控制塊可以包含如下信息：進(jìn)程名、優(yōu)先數(shù)、到達(dá)時(shí)間、 需要運(yùn)行時(shí)間、已用CPU時(shí)間、進(jìn)程狀態(tài)等等。
標(biāo)簽： 進(jìn)程 PCB 優(yōu)先數(shù) 調(diào)度算法
上傳時(shí)間： 2014-01-30
上傳用戶：362279997
直接轉(zhuǎn)矩控制技術(shù)，是繼矢量控制技術(shù)之后出現(xiàn)的又一種新的控制思想，其控制手段直接，系統(tǒng)響應(yīng)迅速，具有優(yōu)良的靜、動態(tài)特性，系統(tǒng)魯棒性好，因而受到了普遍關(guān)注并得到了迅速發(fā)展。 本論文從交流調(diào)速技術(shù)的發(fā)展開始，分析了異步電機(jī)直接轉(zhuǎn)矩控制的基本原理，推導(dǎo)了u-l、i-n兩種磁鏈模型，并對這兩種磁鏈模型的適應(yīng)范圍和特點(diǎn)進(jìn)行了分析，然后推導(dǎo)了在全速范圍都適用的u-n模型。u-n模型的特點(diǎn)是：低速下工作于i-n模型，高速下工作于u-i模型，高低速之間自然過渡，加之引入電流調(diào)節(jié)器對電流觀測值進(jìn)行補(bǔ)償，大大提高了模型的觀測精度。 然后以交流電力機(jī)車為例，介紹了直接轉(zhuǎn)矩控制技術(shù)在交流調(diào)速系統(tǒng)中的應(yīng)用，并根據(jù)電力機(jī)車的牽引特性，設(shè)計(jì)了不同的控制策略： (1)低速區(qū)：采用圓形磁鏈的直接轉(zhuǎn)矩控制； (2)高速區(qū)：采用六邊形磁鏈的直接轉(zhuǎn)矩控制； (3)弱磁區(qū)：通過改變磁鏈給定值來調(diào)節(jié)轉(zhuǎn)矩，實(shí)現(xiàn)恒功率調(diào)節(jié)。 同時(shí)應(yīng)用MATLAB/SIMULINK軟件建立了直接轉(zhuǎn)矩控制系統(tǒng)的仿真模型，并得出了仿真結(jié)果，驗(yàn)證了該方法的正確性。 最后介紹了無速度傳感器的直接轉(zhuǎn)矩控制方法，推導(dǎo)了基于模型參考自適應(yīng)(MRAS)理論的轉(zhuǎn)子轉(zhuǎn)速的辨識方法，建立了轉(zhuǎn)子轉(zhuǎn)速的辨識模型，并得到了仿真結(jié)果。
標(biāo)簽： 直接轉(zhuǎn)矩 控制技術(shù) 交流調(diào)速系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：wangrong
近些年來，隨著電力電子技術(shù)的發(fā)展，電力電子系統(tǒng)集成受到越來越多的關(guān)注，其中標(biāo)準(zhǔn)化模塊的串并聯(lián)技術(shù)成為研究熱點(diǎn)之一。輸入并聯(lián)輸出串聯(lián)型(Input-Parallel and Output-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個(gè)模塊輸入電流均分和輸出電壓均分之間的關(guān)系，在此基礎(chǔ)上提出一種輸出均壓控制方案，該方案對系統(tǒng)輸出電壓調(diào)節(jié)沒有影響。選擇移相控制全橋(Full-Bridge，F(xiàn)B)變換器作為基本模塊，對n個(gè)全橋模塊組成的IPOS組合變換器建立小信號數(shù)學(xué)模型，推導(dǎo)出采用輸出均壓控制方案的IPOS-FB系統(tǒng)的數(shù)學(xué)模型，該模型證明各模塊輸出均壓閉環(huán)不影響系統(tǒng)輸出電壓閉環(huán)的調(diào)節(jié)，給出了模塊輸出均壓閉環(huán)和系統(tǒng)輸出電壓閉環(huán)的補(bǔ)償網(wǎng)絡(luò)參數(shù)設(shè)計(jì)。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應(yīng)，輸入濾波電容容量可大大減小；由于電壓紋波抵消作用，在相同的系統(tǒng)輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。 根據(jù)所提出的輸出均壓控制策略，在實(shí)驗(yàn)室研制了一臺由兩個(gè)1kW全橋模塊組成的IPOS-FB原理樣機(jī)，每個(gè)模塊輸入電壓為270V，輸出電壓為180V。并進(jìn)行了仿真和實(shí)驗(yàn)驗(yàn)證，結(jié)果均表明本控制方案是正確有效的。
標(biāo)簽： 輸入 并聯(lián) 串聯(lián)
上傳時(shí)間： 2013-06-17
上傳用戶：cwyd0822
·四槳碟形飛行器飛行控制系統(tǒng)研究 作者：彭軍橋 專業(yè)：機(jī)械電子工程 導(dǎo)師：陳慧寶 吳安德 學(xué)位：碩士 單位：上海大學(xué) 分類：V423.843 主題：四槳碟形飛行器 飛行控制系統(tǒng) 增穩(wěn)系統(tǒng) 旋翼 時(shí)間：2003年12月01日&n
標(biāo)簽： 飛行器 系統(tǒng)研究 飛行控制
上傳時(shí)間： 2013-05-31
上傳用戶：ljt101007
】本文介紹了一個(gè)使用單片機(jī)和CPLD聯(lián)合控制步進(jìn)電機(jī)的方案。首先闡明步進(jìn)電機(jī)的工作原理及控制方法，然后\r\n提出了系統(tǒng)的軟硬件設(shè)計(jì)框架，詳細(xì)討論了單片機(jī)和CPLD的邏輯接口問題和交換數(shù)據(jù)的協(xié)議，以及用狀態(tài)機(jī)來設(shè)計(jì)脈沖分配器\r\n的方法。
標(biāo)簽： CPLD 用單片機(jī) 控制 步進(jìn)電機(jī)
上傳時(shí)間： 2013-08-14
上傳用戶：y13567890
adi串行AD AD9229的控制使用ISE平臺 Verilog語言\r\n
上傳時(shí)間： 2013-08-19
上傳用戶：1417818867
基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語言設(shè)計(jì)\r\n對大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳時(shí)間： 2013-08-20
上傳用戶：sk5201314
FPGA視頻控制器設(shè)計(jì),FED驅(qū)動控制系統(tǒng)的研制與FPGA設(shè)計(jì)\r\n
標(biāo)簽： FPGA FED 視頻 制器設(shè)計(jì)
上傳時(shí)間： 2013-08-20
上傳用戶：阿四AIR
MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)\r\n準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺上，并且越來越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。\r\n在介紹了總線
標(biāo)簽： MIL-STD 1553B 集中控制 時(shí)分
上傳時(shí)間： 2013-08-26
上傳用戶：manlian
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
