-
/*--------- 8051內核特殊功能寄存器 -------------*/
sfr ACC = 0xE0; //累加器
sfr B = 0xF0; //B 寄存器
sfr PSW = 0xD0; //程序狀態字寄存器
sbit CY = PSW^7; //進位標志位
sbit AC = PSW^6; //輔助進位標志位
sbit F0 = PSW^5; //用戶標志位0
sbit RS1 = PSW^4; //工作寄存器組選擇控制位
sbit RS0 = PSW^3; //工作寄存器組選擇控制位
sbit OV = PSW^2; //溢出標志位
sbit F1 = PSW^1; //用戶標志位1
sbit P = PSW^0; //奇偶標志位
sfr SP = 0x81; //堆棧指針寄存器
sfr DPL = 0x82; //數據指針0低字節
sfr DPH = 0x83; //數據指針0高字節
/*------------ 系統管理特殊功能寄存器 -------------*/
sfr PCON = 0x87; //電源控制寄存器
sfr AUXR = 0x8E; //輔助寄存器
sfr AUXR1 = 0xA2; //輔助寄存器1
sfr WAKE_CLKO = 0x8F; //時鐘輸出和喚醒控制寄存器
sfr CLK_DIV = 0x97; //時鐘分頻控制寄存器
sfr BUS_SPEED = 0xA1; //總線速度控制寄存器
/*----------- 中斷控制特殊功能寄存器 --------------*/
sfr IE = 0xA8; //中斷允許寄存器
sbit EA = IE^7; //總中斷允許位
sbit ELVD = IE^6; //低電壓檢測中斷控制位
8051
標簽：
80C51
特殊功能寄存器
地址
上傳時間：
2013-10-30
上傳用戶：yxgi5
-
TLC2543是TI公司的12位串行模數轉換器，使用開關電容逐次逼近技術完成A/D轉換過程。由于是串行輸入結構，能夠節省51系列單片機I/O資源；且價格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應用。
TLC2543的特點
（1）12位分辯率A/D轉換器；
（2）在工作溫度范圍內10μs轉換時間；
（3）11個模擬輸入通道；
（4）3路內置自測試方式；
（5）采樣率為66kbps；
（6）線性誤差±1LSBmax；
（7）有轉換結束輸出EOC；
（8）具有單、雙極性輸出；
（9）可編程的MSB或LSB前導；
（10）可編程輸出數據長度。
TLC2543的引腳排列及說明
TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說明見表1
TLC2543電路圖和程序欣賞
#include<reg52.h>
#include<intrins.h>
#define uchar unsigned char
#define uint unsigned int
sbit clock=P1^0; sbit d_in=P1^1;
sbit d_out=P1^2;
sbit _cs=P1^3;
uchar a1,b1,c1,d1;
float sum,sum1;
double sum_final1;
double sum_final;
uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};
uchar wei[]={0xf7,0xfb,0xfd,0xfe};
void delay(unsigned char b) //50us
{
unsigned char a;
for(;b>0;b--)
for(a=22;a>0;a--);
}
void display(uchar a,uchar b,uchar c,uchar d)
{
P0=duan[a]|0x80;
P2=wei[0];
delay(5);
P2=0xff;
P0=duan[b];
P2=wei[1];
delay(5);
P2=0xff;
P0=duan[c];
P2=wei[2];
delay(5);
P2=0xff;
P0=duan[d];
P2=wei[3];
delay(5);
P2=0xff;
}
uint read(uchar port)
{
uchar i,al=0,ah=0;
unsigned long ad;
clock=0;
_cs=0;
port<<=4;
for(i=0;i<4;i++)
{
d_in=port&0x80;
clock=1;
clock=0;
port<<=1;
}
d_in=0;
for(i=0;i<8;i++)
{
clock=1;
clock=0;
}
_cs=1;
delay(5);
_cs=0;
for(i=0;i<4;i++)
{
clock=1;
ah<<=1;
if(d_out)ah|=0x01;
clock=0;
}
for(i=0;i<8;i++)
{
clock=1;
al<<=1;
if(d_out) al|=0x01;
clock=0;
}
_cs=1;
ad=(uint)ah;
ad<<=8;
ad|=al;
return(ad);
}
void main()
{
uchar j;
sum=0;sum1=0;
sum_final=0;
sum_final1=0;
while(1)
{
for(j=0;j<128;j++)
{
sum1+=read(1);
display(a1,b1,c1,d1);
}
sum=sum1/128;
sum1=0;
sum_final1=(sum/4095)*5;
sum_final=sum_final1*1000;
a1=(int)sum_final/1000;
b1=(int)sum_final%1000/100;
c1=(int)sum_final%1000%100/10;
d1=(int)sum_final%10;
display(a1,b1,c1,d1);
}
}
標簽：
2543
TLC
上傳時間：
2013-11-19
上傳用戶：shen1230
-
#include<iom16v.h>
#include<macros.h>
#define uint unsigned int
#define uchar unsigned char
uint a,b,c,d=0;
void delay(c)
{ for for(a=0;a<c;a++)
for(b=0;b<12;b++);
};
uchar tab[]={
0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
標簽：
AVR
單片機
數碼管
上傳時間：
2013-10-21
上傳用戶：13788529953
-
單片機模糊模糊控制是目前在控制領域所采用的三種智能控制方法中最具實際意義的方法。模糊控制的采用解決了大量過去人們無法解決的問題，并且在工業控制、家用電器和各個領域已取得了令人觸目的成效。本書是一本系統地介紹模糊控制的理論、技術、方法和應用的著作；內容包括模糊控制基礎、模糊控制器、模糊控制系統、模糊控制系統的穩定性、模糊控制系統的開發軟件，用單片微型機實現模糊控制的技術和方法，模糊控制在家用電器和工業上應用的實際例子；反映了模糊控制目前的水平。
單片機模糊模糊控制目錄 ：
第一章 模糊邏輯、神經網絡集成電路的發展 1.1 模糊邏輯及其集成電路的發展1.1.1 模糊邏輯的誕生和發展1.1.2 模糊集成電路的發展進程1.2 神經網絡及其集成電路的發展1.2.1 神經網絡的形成歷史1.2.2 神經網絡集成電路的發展1.3 模糊邏輯和神經網絡的結合1.3.1 模糊邏輯和神經網絡結合的意義1.3.2 模糊邏輯和神經網絡結合的前景第二章 模糊邏輯及其理論基礎 2.1 模糊集合與隸屬函數2.1.1 模糊集合概念2.1.2 隸屬函數2.1.3 分解定理與擴張定理2.1.4 模糊數2.2 模糊關系、模糊矩陣與模糊變換2.2.1 模糊關系2.2.2 模糊矩陣2.2.3 模糊變換2.3模糊邏輯和函數2.3.1模糊命題2.3.2模糊邏輯2.3.3模糊邏輯函數2.4模糊語言2.4.1 語言及語言的模糊性2.4.2 模糊語言2.4.3 語法規則和算子2.4.4 模糊條件語句2.5 模糊推理2.5.1 模糊推理的CRI法2.5.2 模糊推理的TVR法2.5.3 模糊推理的直接法2.5.4 模糊推理的精確值法2.5.5 模糊推理的強度轉移法第三章 模糊控制基礎 3.1 模糊控制的系統結構3.2 精確量的模糊化3.2.1 語言變量的分檔3.2.2 語言變量值的表示方法3.2.3 精確量轉換成模糊量3.3 模糊量的精確化3.3.1 最大隸屬度法3.3.2 中位數法3.3.3 重心法3.4 模糊控制規則及控制算法3.4.1 模糊控制規則的格式3.4.2 模糊控制規則的生成3.4.3 模糊控制規則的優化3.4.4 模糊控制算法3.5 模糊控制的神經網絡方法3.5.1 神經元和神經網絡3.5.2 神經網絡的分布存儲和容錯性3.5.3 神經網絡的學習算法3.5.4 神經網絡實現的模糊控制3.5.5 神經網絡構造隸屬函數3.5.6 神經網絡存儲控制規則3.5.7 神經網絡實現模糊化、反模糊化第四章 模糊控制器 4.1 模糊控制器結構4.2 模糊控制器設計4.2.1 常規模糊控制器設計4.2.2 變結構模糊控制器設計4.2.3 自組織模糊控制器設計4.2.4 自適應模糊控制器設計4.3 模糊控制器的數學模型4.3.1 常規模糊控制器的數學模型4.3.2 模糊控制器數學模型的建立第五章 模糊控制系統 5.1 模糊系統的辨識和建模5.1.1 模糊系統辨識的數學基礎5.1.2 基于模糊關系方程的模糊模型辨識5.1.3 基于語言控制規則的模糊模型辨識5.2 模糊控制系統的設計5.2.1 模糊控制系統的一般設計過程5.2.2 模糊控制系統的典型設計5.3 模糊控制系統的穩定性5.3.1 穩定性分析的Lyapunov直接法5.3.2 語言規則描述的模糊控制系統的穩定性5.3.3 關系方程描述的模糊控制系統的穩定性第六章 數字單片機與模糊控制6.1 數字單片機MC68HC705P96.1.1 MC68HC705P9單片機性能概論6.1.2 MC68HC705P9單片機基本結構6.1.3 MC68HC705P9指令系統6.2 數字單片機模糊控制方式6.2.1 數字單片機與模糊控制關系6.2.2 數字單片機模糊控制方式第七章 模糊單片機與模糊控制7.1 模糊單片機NLX2307.1.1 模糊單片機NLX230性能概況7.1.2 NLX230的結構及引腳7.1.3 NLX230的模糊推理方式7.1.4 NLX230的內部寄存器7.1.5 NLX230的操作及接口技術7.2 NLX230開發系統7.3 NLX230應用例子第八章 模糊控制的開發軟件8.1 模糊推理機原理8.2 模糊推理機的算法8.3 模糊推理機結構和清單8.4 模糊邏輯知識基發生器8.5 模糊推理開發環境8.5.1 FIDE的工作條件8.5.2 FIDE的結構8.5.3 FIDE的工作過程第九章 模糊控制在家用電器中的應用9.1 模糊控制的電冰箱9.1.1 電冰箱模糊控制系統結構9.1.2 模糊控制規則和模糊量9.1.3 控制系統的電路結構9.1.4 控制規則的自調整9.2 模糊控制的電飯鍋9.2.1 煮飯的工藝過程曲線9.2.2 模糊控制的邏輯結構9.2.3 模糊量和模糊推理9.2.4 控制軟件框圖9.3 模糊控制的微波爐9.3.1 控制電路的結構框圖9.3.2 微波爐的模糊量與推理9.3.3 微波爐控制電路結構原理9.3.4 控制軟件原理及框圖9.4 模糊控制的洗衣機9.4.1 模糊洗衣機控制系統邏輯結構9.4.2 模糊洗衣機的模糊推理9.4.3 洗衣機物理量檢測方法9.4.4 布質和布量的模糊推理第十章 模糊控制在工程上的應用10.1 模糊參數自適應PID控制器10.1.1 自校正PID控制器10.1.2 模糊參數自適應PID控制系統結構10.1.3 模糊控制規則的產生10.1.4 模糊推理機理及運行結果10.2 恒溫爐模糊控制10.2.1 恒溫爐模糊控制的系統結構10.2.2 模糊控制器及控制規則的形成10.2.3 模糊控制器的校正10.3 感應電機模糊矢量控制10.3.1 模糊矢量控制系統結構10.3.2 矢量控制的基本原理10.3.3 模糊電阻觀測器10.3.4 模糊控制器及運行
標簽：
單片機
模糊邏輯
控制
上傳時間：
2014-12-28
上傳用戶：semi1981
-
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數字視頻信號到800×600 的VGA 格式轉換的實現方法。關鍵詞: 圖像放大; PAL; VGA; FPGA
目前, 絕大多數監控系統中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經DSP 處理后輸出的PAL 制數字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監視, 這就需要將隔行PAL 制數字視頻轉換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術及其制造工藝的發展, 可編程邏輯器件的邏輯門密度有了很大提高, 現場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復以及系統配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現代電子系統設計中發揮著越來越重要的作用。本課題的設計就是采用VHDL 描述, 基于FPGA 來實現的。
標簽：
PAL-VGA
FPGA
轉換器
上傳時間：
2013-12-03
上傳用戶：aa54
-
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議
為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
標簽：
Rocket
2.5
高速串行
收發器
上傳時間：
2013-11-06
上傳用戶：smallfish
-
本書用C語言編寫了科研和工程中最常用的166個算法，這些算法包括復數運算、多項式的計算、矩陣運算、線性代數方程組的求解、非線性方程與方程組的求解、代數插值法、數值積分法、常微分方程（組）初值問題的求解、擬合與逼近、特殊函數、極值問題、隨機數產生與統計描述、查找、排序、數學變換與濾波等。同時結合這些算法列舉了將近100個應用實例，對其進行驗證和分析。.
本書適用于C語言算法的初學者，也可以作為高等院校師生的學習參考用書。...
標簽：
C語言
算法速查
上傳時間：
2013-11-17
上傳用戶：段璇琮*
-
機場道面異物是威脅跑道運行安全的常見病害，及時、準確的檢測異物具有現實意義。針對現有的人工目視檢測方法，本文基于圖像處理理論，提出了一種機場道面異物的自動檢測算法。根據機場道面的復雜背景和常見異物的特點，本文采取了分塊的方法，選擇Harris角點、灰度共生矩陣、灰度級分布范圍等特征，分別用閾值法和SVM法對實際機場道面異物圖像進行檢測。初步實驗證明，該方法可以有效檢測出機場道面復雜背景下的異物，實驗結果顯示，檢測正確率達到了98%。
標簽：
復雜背景
特征分析
檢測
上傳時間：
2013-11-26
上傳用戶：2404
-
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數字視頻信號到800×600 的VGA 格式轉換的實現方法。關鍵詞: 圖像放大; PAL; VGA; FPGA
目前, 絕大多數監控系統中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經DSP 處理后輸出的PAL 制數字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監視, 這就需要將隔行PAL 制數字視頻轉換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術及其制造工藝的發展, 可編程邏輯器件的邏輯門密度有了很大提高, 現場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復以及系統配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現代電子系統設計中發揮著越來越重要的作用。本課題的設計就是采用VHDL 描述, 基于FPGA 來實現的。
標簽：
PAL-VGA
FPGA
轉換器
上傳時間：
2014-02-22
上傳用戶：a1054751988
-
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議
為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
標簽：
Rocket
2.5
高速串行
收發器
上傳時間：
2013-10-13
上傳用戶：lml1234lml
