成人美女在线观看,亚洲色无码播放,av亚洲一区二区三区

降壓控制器

基于FPGA的SDRAM控制器設計及應用

在國家重大科學工程HIRFL-CSR的CSR控制系統中，需要高速數據獲取和處理系統。該系統通常采用存儲器作為數據緩沖存儲。同步動態隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優勢成為最佳選擇。但是SDRAM卻具有復雜的時序，為了降低成本，所以采用目前很為流行的EDA技術，選擇可編程邏輯器件中廣泛使用的現場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進的自頂向下的設計思想實現對SDRAM控制器的設計。論文引言部分簡單介紹了CSR控制系統，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標，其次較為詳細介紹了動態存儲器DRAM的基本時序，最后對同步動態隨機存儲器SDRAM進行詳盡論述，包括性能、特點、結構以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設計，重點介紹了具體芯片與FPGA設計技術。第五章為該SDRAM控制器在CsR控制系統中的一個經典應用，即同步事例處理器。最后對FPGA技術進行總結與展望。本論文完整論述了控制器的設計原理和具體實現。從測試的結果來看，本控制器無論從結構上，還是軟硬件上設計均滿足了工程實際要求。

標簽： SDRAM FPGA 制器設計

上傳時間： 2013-07-11

上傳用戶：hasan2015
多種高效編碼和調制技術

本論文介紹了幾種編碼和調制技術的基本原理和課題的總體實現結構，重點分析和討論了滾降系數可調的成形濾波、內插技術以及濾波器中乘法器、加法器的實現方法。通過外部控制器可對FPGA內部設計的多項參數進行設置，可支持32.000kbps～4.096Mbps范圍內的多速率數據傳輸，適用于各種信道限帶性能要求的傳輸系統。本論文使用一片FPGA芯片實現了信道編碼(包括數據加擾、差分編碼、卷積碼、RS碼、交織等)、多種調制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形濾波器、多級內插、上變頻器、具有連續/突發信號模式的數據源。將本論文的成果移植到某單位的信號源研制平臺，基本上可以滿足現階段研制和維修解調設備對信號源的需求，因此具有較高的使用價值。

標簽： 編碼調制技術

上傳時間： 2013-07-27

上傳用戶：feichengweoayauya
太陽能LED 路燈控制器的設計

文章介紹了基于單片機的太陽能LED 路燈控制器的一種實現方法。重點介紹了蓄電池快速充電的方法，以及在線檢測蓄電池的容量的方法。

標簽： LED 太陽能路燈控制器

上傳時間： 2013-06-19

上傳用戶：郭靜0516
STM32系列ARMCortexM3微控制器原理與實踐

STM32系列ARMCortexM3微控制器原理與實踐

標簽： ARMCortexM3 STM 32 微控制器

上傳時間： 2013-07-22

上傳用戶：希醬大魔王
基于FPGA的汽車發動機控制器研究

汽車工業在國民經濟增長中發揮著越來越重要的作用。近幾年，雖然我國的汽車工業已經得到了飛速的發展，但汽車ECU(Electronic Control Unit)的設計制造一直無法實現國產化，嚴重制約了汽車工業的發展。針對這個現狀，本課題對于ECU的設計進行了初步研究。首次嘗試了基于SOPC技術的ECU系統設計，并利用dSPACE實時仿真發動機，完成了ECU的硬件在回路仿真，對控制效果進行了測試和分析。目前，市場上的ECU系統都是基于專用單片機的。本文首先對現有的汽車發動機控制器結構進行了分析比較，總結出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術方案。之后，進行了汽車發動機模型搭建和控制算法的設計。發動機模型以Hendricks提出的均值模型為基礎，參考mathworks公司的發動機建模方案進行設計。并在該模型基礎上，參考Fekete提出的針對多缸發動機的基于模型的空燃比控制策略和mathworks發動機控制方案，建立了以控制空燃比為核心的發動機噴油控制算法。并通過simulink的仿真，驗證了模型和算法的合理有效性。基于系統設計總體方案，完成了ECU硬件電路設計，并在該系統中完成了上述算法的移植和優化。最后，利用dSPACE實時仿真發動機，進行ECU的硬件在回路仿真，對本文設計的ECU系統進行了測試。證實了該ECU方案在空燃比控制方面取得了較好的效果。本論文以大量的圖示形式介紹了發動機模型和系統軟硬件設計，使得系統結構和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術的ECU設計具有一定創新性，對于其他ECU系統的開發和設計具有一定指導意義。

標簽： FPGA 汽車發動機控制器

上傳時間： 2013-07-11

上傳用戶：小眼睛LSL
基于FPGA感應電機控制器

感應電機由于具有可靠性好、結構簡單、價格低廉和體積小等優點，成為生產實踐中應用最廣泛的一種電動機。然而，感應電機是一個多變量、強耦合、非線性的時變系統，這使得感應電機的控制十分復雜，尤其是在對控制精度要求比較高的場合，設計出高精度的感應電機控制系統變得非常困難。針對高精度感應電機控制較困難的問題，本文分析了感應電機的數學建模方法及電機控制策略問題。在對感應電機的數學模型進行了數學推導的基礎上，在Matlab/Simulink平臺上建立了感應電機的電機模型，提出了一種感應電機控制系統仿真建模的新方法。對常用的數字脈寬調制方法進行了數學推導及仿真研究，并將模糊控制理論應用于感應電機的變頻調速系統中，改善了傳統PI控制器超調較大、響應較慢、魯棒性差的缺點。仿真結果驗證模糊PI控制方案的優越性。在感應電機建模仿真的基礎上，根據高精度感應電機控制器的需求及FPGA的特點，本文提出感應電機控制器的的設計方案。按照FPGA模塊化設計思想，將整個系統進行了合理的劃分，對SVPWM、Park變換、模糊PI控制器、反饋速度測量等重要模塊的FPGA硬件實現算法進行了深入的研究。并在一些模塊算法的設計上提出了自己的思路。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發板上完成硬件驗證。

標簽： FPGA 感應電機控制器

上傳時間： 2013-04-24

上傳用戶：tdyoung
基于FPGA模糊控制器的設計

本文針對目前國內外基于FPGA實現模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術的發展，對模糊控制器的設計作了有益的探索，并達到了預期的實驗效果。文章綜述了模糊控制理論的產生、發展、應用現狀以及今后的發展方向；介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結構；闡述了常規模糊控制器的設計過程。文章介紹了運用 VHDL語言進行模糊控制器的設計過程。對模糊控制過程中隸屬度函數的存儲采用了分段存儲法，其設計方法簡單，提高了運算速度和運算精度。采用了“最大－最小”函數法簡化了模糊控制規則的推理過程。運用“倒數相乘法”實現除法器的設計，能夠實現任意數的除法運算，且精度較高。并以模糊空調溫度控制器為例進行了理論說明和模糊設計，并給出了相應的VHDL代碼。整體設計及其各個模塊都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平臺上進行了邏輯綜合及功能時序仿真，綜合與仿真的結果表明，基于FPGA的模糊控制器芯片消耗較少的硬件資源，達到了較高的設計性能，在速度和資源利用率方面均達到了較優的狀態，通過在 FPGA開發板上的驗證與測試，測試結果表明，所設計的模糊控制器可滿足實時模糊控制的要求。關鍵詞：模糊邏輯模糊控制器 VHDL FPGA

標簽： FPGA 模糊控制器

上傳時間： 2013-04-24

上傳用戶：003030
基于ARMFPGA的激光打標機控制器設計

激光打標是一種利用高能量的激光束在打標物體表面刻下永久性標識的技術。與傳統的壓刻等方法相比，激光打標具有速度快、無污染、質量高、性能穩定、不接觸物體表面等優點。激光打標是目前工業產品標記的先進技術，是一種高效的標記方法。傳統的基于ISA總線、PCI總線或者USB總線的激光打標控制器增加了激光打標機的成本和體積。本文提出一種基于ARM+FPGA架構的嵌入式系統方案，主要的研究工作如下：首先，介紹了激光打標系統的組成，激光打標技術的發展現狀和激光打標機的原理。根據激光打標控制系統的功能要求和性能要求，提出了ARM+FPGA的總體設計，并簡要討論了ARM和FPGA的特點和優勢。ARM處理器的主要功能是完成打標內容的輸入和變換處理，打標機參數的設置和控制打標。FPGA的作用是接收、存儲和轉換打標數據，然后產生控制信號去控制激光打標設備。然后，詳細討論了激光打標機控制器的硬件電路設計，包括ARM控制單元電路、FPGA控制單元電路和數模轉換模塊等。為了使控制器能夠長時間可靠穩定地工作，還采取了隔離技術等許多抗干擾措施。完成了 FPGA中各個模塊的程序設計，利用Quartus Ⅱ軟件進行了仿真驗證，調試了控制器的功能。本文所設計的嵌入式激光打標控制器發揮了ARM和FPGA各自的優勢。經過在實際打標系統中的測試，證明本次設計的激光打標機控制器實現了預期的功能，取得了滿意的打標效果。關鍵詞：ARM，FPGA，激光打標，FIFO，CO2激光器，掃描振鏡系統

標簽： ARMFPGA 激光打標制器設計

上傳時間： 2013-04-24

上傳用戶：hewenzhi
基于VHDL的三層電梯控制器的設計

基于vhld的三層電梯控制器的設計，是關于EDA技術的，和CPLD也很相關。

標簽： VHDL 三層電梯控制器

上傳時間： 2013-06-26

上傳用戶：uuuuuuu
基于FPGA的邊界掃描控制器的設計

隨著印制電路板功能的日益增強，結構日趨復雜，系統中各個功能單元之間的連線間距越來越細密，基于探針的電路系統測試方法已經很難滿足現在的測試需要。邊界掃描測試(BST)技術通過將邊界掃描寄存器單元安插在集成電路內部的每個引腳上，相當于設置了施加激勵和觀測響應的內建虛擬探頭，通過該技術可以大大的提高數字系統的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設計方法。　　完整的邊界掃描測試系統主要由測試控制部分和目標器件構成，其中測試控制部分由測試圖形、數據的生成與分析及邊界掃描控制器兩部分構成。而邊界掃描控制器是整個系統的核心，它主要實現JTAG協議的自動轉換，產生符合IEEE標準的邊界掃描測試總線信號，而邊界掃描測試系統工作性能主要取決與邊界掃描控制器的工作效率。因此，設計一個能夠快速、準確的完成JTAG協議轉換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。　　本文首先從邊界掃描技術的基本原理入手，分析邊界掃描測試的物理基礎、邊界掃描的測試指令及與可測性設計相關的標準，提出了邊界掃描控制器的總體設計方案。其次，采用模塊化設計思想、VHDL語言描述來完成要實現的邊界掃描控制器的硬件設計。然后，利用自頂向下的驗證方法，在對控制器內功能模塊進行基于Testbench驗證的基礎上，利用嵌入式系統的設計思想，將所設計的邊界掃描控制器集成到SOPC中，構成了基于SOPC的邊界掃描測試系統。并且對SOPC系統進行軟硬件協同仿真，實現對邊界掃描控制器的功能驗證后將其應用到實際的測試電路當中。最后，在基于SignalTapⅡ硬件調試的基礎上，軟硬件結合對整個系統可行性進行了測試。從測試結果看，達到了預期的設計目標，該邊界掃描控制器的設計方案是正確可行的。　　本文設計的邊界掃描控制器具有自主知識產權，可以與其他處理器結合構成完整的邊界掃描測試系統，并且為SOPC系統提供了一個很有實用價值的組件，具有很明顯的現實意義。

標簽： FPGA 邊界掃描控制器

上傳時間： 2013-07-20

上傳用戶：hewenzhi

<strike id="nbexn"></strike>