用verlog語(yǔ)言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器
用verlog語(yǔ)言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器,乘法器,除法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器等等。...
用verlog語(yǔ)言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器,乘法器,除法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器等等。...
mm36sb020的spi的接口,已經(jīng)調(diào)試過的 /* 定義命令 *//* #define ERSC 0x90f6 // 檫除整個(gè)芯片 // #define SRC 0xfffffffe // ...
除法器的設(shè)計(jì)本文所采用的除法原理是:對(duì)于八位無符號(hào)被除數(shù)A,先對(duì)A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C,在時(shí)鐘脈沖的每個(gè)上升沿C 向左移動(dòng)一位,最后一位補(bǔ)零,同時(shí)判斷C的高八位是否大于除數(shù)B,如是則C的高...
使用verilog作為CPU設(shè)計(jì)語(yǔ)言實(shí)現(xiàn)單數(shù)據(jù)通路五級(jí)流水線的CPU。具有32個(gè)通用寄存器、一個(gè)程序計(jì)數(shù)器PC、一個(gè)標(biāo)志寄存器FLAG,一個(gè)堆棧寄存器STACK。存儲(chǔ)器尋址粒度為字節(jié)。數(shù)據(jù)存儲(chǔ)以32位...
該設(shè)備是一款基于AVR mega16L單片機(jī)的電子書閱讀器,它除具有傳統(tǒng)的閱讀電子資源功能外,還能通過PS2接口與PC鍵盤連接,使用普通PC鍵盤輸入信息,進(jìn)行文本錄入;使用LCD12864液晶作為顯示...
FLV 播放器,使用的皮膚控件應(yīng)該是 SkinCrafter:) 該 FLV 播放器除支持調(diào)整播放畫面大小、切換全屏顯示/置頂顯示、切換靜音等常規(guī)特性,還允許截取 FLV 中的幀為靜態(tài)的圖片(FLV ...
linux下同一個(gè)進(jìn)程中多個(gè)定時(shí)器實(shí)現(xiàn)。簡(jiǎn)單描述下定時(shí)器模塊的實(shí)現(xiàn),有一個(gè)manager單例類保存所有CTimer對(duì)象,開啟一線程運(yùn)行延遲函數(shù),每次延遲間隔到,掃描保存CTimer的容器,對(duì)每個(gè)CTi...
這個(gè)是基于單片機(jī)的溫度測(cè)量的程序.這個(gè)可以測(cè)量外界的溫度(除芯片的自身的溫度外),并且可以手動(dòng)設(shè)置溫度的最高和最低值.如果溫度低于最低或高于最高值,LED燈就會(huì)亮,如果是低于最低溫度2度或最高溫度2度...
除法器的設(shè)計(jì)本文所采用的除法原理是:對(duì)于八位無符號(hào)被除數(shù)A,先對(duì)A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C,在時(shí)鐘脈沖的每個(gè)上升沿C 向左移動(dòng)一位,最后一位補(bǔ)零,同時(shí)判斷C的高八位是否大于除數(shù)B,如是則C的高...
#4爐爐膛壓力變送器在A級(jí)檢修前頻繁出現(xiàn)堵灰現(xiàn)象,運(yùn)行中儀表班與自動(dòng)班的變送器每周都要進(jìn)行清灰,有時(shí)會(huì)出現(xiàn)一天吹2-3次的情況,不僅檢修人員維護(hù)工作量大,并且每次清灰,為了防止?fàn)t膛壓力保護(hù)動(dòng)作(MFT...