8位超前進位加法器 就是使各位的進位直接由加數(shù)和被加數(shù)來決定，而不需要依賴低位進位
標(biāo)簽： 進位 8位 加法器
上傳時間： 2016-04-25
上傳用戶：王小奇
8位加法器的實現(xiàn)，非流水線結(jié)構(gòu)，很不錯。我測試過，效率比較高
標(biāo)簽： 8位 加法器
上傳用戶：bcjtao
具有定時功能的八路數(shù)顯搶答器的設(shè)計 本文介紹了一種用74系列常用集成電路設(shè)計的數(shù)碼顯示八路搶答器的電路組成、設(shè)計思路及功能。該搶答器除具有基本的搶答功能外，還具有定時、計時和報警功能。主持人通過時間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時間，系統(tǒng)將完成自動倒計時。若在規(guī)定的時間內(nèi)有人搶答，則計時將自動停止；若在規(guī)定的時間內(nèi)無人搶答，則系統(tǒng)中的蜂鳴器將發(fā)響，提示主持人本輪搶答無效，實現(xiàn)報警功能。
標(biāo)簽： 搶答器 定時 74系列 數(shù)顯搶答器
上傳時間： 2013-12-30
上傳用戶：haoxiyizhong
CMU SSD3 課程完整答案（除EXAM）
標(biāo)簽： SSD3 EXAM CMU
上傳時間： 2016-04-30
上傳用戶：as275944189
[VHDL經(jīng)典設(shè)計26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數(shù)器][9--數(shù)控分頻器][10--4位十進制頻率計][11--譯碼掃描顯示電路][12--用狀態(tài)機實現(xiàn)序列檢測器的設(shè)計][13--用狀態(tài)機對ADC0832電路控制實現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機實現(xiàn)ADC0809的采樣電路設(shè)計][15--DMA方式A/D采樣控制電路設(shè)計][16--硬件電子琴][17--樂曲自動演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設(shè)計(COP2000)]
標(biāo)簽： xilinx VHDL 01 02
上傳時間： 2014-09-06
上傳用戶：han_zh
該模型用于搭建了一個基于時分割乘法器的電子式電能表的模型
標(biāo)簽： 模型 時分 乘法器 電子式
上傳時間： 2013-12-09
上傳用戶：趙云興
除過搜索外，程序大部分數(shù)據(jù)都是生成靜態(tài)的。每個網(wǎng)頁第一次運行時，會自動生成靜態(tài)文章。首頁和目錄頁，需要手動運行update.php程序更新。你可以每天夜間運行一次。
標(biāo)簽： 搜索
上傳時間： 2014-01-11
上傳用戶：plsee
使用硬件實現(xiàn),通過FPGA驗證的效率較高的加法器,
標(biāo)簽： FPGA 硬件實現(xiàn) 效率 加法器
上傳時間： 2016-05-11
上傳用戶：希醬大魔王
使用硬件實現(xiàn),效率較高的乘法器,通過FPGA驗證的
標(biāo)簽： FPGA 硬件實現(xiàn) 效率 乘法器
上傳時間： 2013-12-10
上傳用戶：龍飛艇
經(jīng)過精心設(shè)計的加法器的代碼，并在FPGA硬件平臺實現(xiàn)和驗證過的
標(biāo)簽： 加法器 代碼
上傳用戶：windwolf2000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
