<center id="4gg4k"></center>
<rt id="4gg4k"></rt>
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
標簽： CPLD VHDL 芯片 時鐘源
上傳時間： 2014-01-02
上傳用戶：LIKE
64位乘法器，超前進位的，大家看看，通過仿真的，verilog的
標簽： 乘法器
上傳時間： 2016-02-27
上傳用戶：chongcongying
計算器 計算 加.減．乘．除 運行界面簡單易懂 可以輕松的學會怎么編寫
標簽： 計算器 計算 減 編寫
上傳時間： 2014-01-24
上傳用戶：woshini123456
在ISE下用verilog開發的16位進位現行加法器
標簽： verilog ISE 進位 加法器
上傳時間： 2013-12-17
上傳用戶：維子哥哥
用VHDL寫的一個32位并行乘法器的源代碼，已經過驗證，可以直接使用
標簽： VHDL 并行 乘法器 源代碼
上傳時間： 2014-01-06
上傳用戶：hoperingcong
32位并行乘法器的測試文件，已經經過驗證，可以直接使用
標簽： 并行 乘法器 測試
上傳時間： 2014-01-10
上傳用戶：qilin
這是一個利用FPGA來實現加法器的算法，利用加法樹的概念！
標簽： FPGA 加法器 算法
上傳用戶：zycidjl
MCS51單片機編譯軟件中文版,除提供中文字符串編程功能外,還具有動態子程序庫調用、全功能漢字字模生成、點陣圖形數據生成、中文寄存器定義等諸多功能，它會使你的程序如同一篇文章一個故事。軟件的宗旨是使你的程序無須添加注釋。是匯編語言程序員的最佳幫手。
標簽： MCS 51 單片機 動態
上傳時間： 2014-12-08
上傳用戶：6546544
如下功能： 1、二進制、八進制、十進制及十六進制數的加、減、乘、除、乘方、取模等簡單計算 2、科學計算函數，包括(反)正弦、(反)余弦、(反)正切、(反)余切、開方、指數等函數運算 3、以角度、弧度兩種方式實現上述部分函數 4、具備歷史計算的記憶功能 5、對不正確的表達式能指出其錯誤原因
標簽： 計算 二進制 八進制 十進制
上傳時間： 2016-03-12
上傳用戶：rishian
本系統由單片機系統、鍵盤、LED 顯示、交通燈演示系統組成。系統包括人行道、左轉、右轉、以及基本的交通燈的功能。系統除基本交通燈功能外，還具有倒計時、時間設置、緊急情況處理、分時段調整信號燈的點亮時間以及根據具體情況手動控制等功能
標簽： 交通燈 LED 單片機系統
上傳時間： 2016-03-16
上傳用戶：liuchee
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="8uuk4"></strike>
<code id="8uuk4"></code>
