亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

除法

  • H264AVC的CAVLC編碼算法研究及FPGA實(shí)現(xiàn).rar

    H.264/AVC是國際電信聯(lián)盟與國際標(biāo)準(zhǔn)化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標(biāo)準(zhǔn),簡稱H.264。作為最新的國際視頻編碼標(biāo)準(zhǔn),H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比,性能有了很大的提高,并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應(yīng)可變長編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標(biāo)準(zhǔn)不同,它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率,但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上,確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖,并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì),這些優(yōu)化設(shè)計(jì)包括多參考塊的表格預(yù)測法、快速查找表法、算術(shù)消除法等。最后,用Verilog硬件描述語言對所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述,用EDA軟件對其主要功能模塊進(jìn)行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求,為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。

    標(biāo)簽: CAVLC H264 FPGA 264

    上傳時(shí)間: 2013-06-22

    上傳用戶:diamondsGQ

  • RS(255,223)譯碼器的FPGA實(shí)現(xiàn)及其性能測試

      本課題首先研究了常規(guī)的RS譯碼器的算法,確定在關(guān)鍵方程的計(jì)算中采用一種新改進(jìn)的BM算法,然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計(jì)算的有限域除法器,通過這些優(yōu)化方法提高了RS譯碼器的速度,減少了譯碼延時(shí)和硬件資源使用,最后利用VHDL硬件描述語言在FPGA上實(shí)現(xiàn)了流水線處理的RS(255,223)譯碼器。   本課題實(shí)現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平,對我國以后航天項(xiàng)目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)有著很大的意義。 

    標(biāo)簽: FPGA 255 223 譯碼器

    上傳時(shí)間: 2013-06-29

    上傳用戶:gokk

  • 基于FPGA的頻率特性測試儀的研制

    頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器,它廣泛應(yīng)用于無線電、電視、雷達(dá)及通信等領(lǐng)域,為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個(gè)模塊構(gòu)成,電路復(fù)雜,體積龐大,而且在高頻測量中,大量的分立元件易受溫度變化和電磁干擾的影響。為此,本文提出了集成化設(shè)計(jì)的方法,針對可編程邏輯器件的特點(diǎn),對硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對三大關(guān)鍵技術(shù)進(jìn)行了深入研究: 第一,由掃頻信號發(fā)生器的設(shè)計(jì)出發(fā),對直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究,并改進(jìn)了ROM壓縮方法,在提高壓縮比的同時(shí),改進(jìn)了DDS系統(tǒng)的雜散度,并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二,為了提高系統(tǒng)時(shí)鐘的工作頻率,對流水線算法進(jìn)行了深入的研究,并針對累加器的特點(diǎn),進(jìn)行了一系列的改進(jìn),使系統(tǒng)能在100MHz的頻率下正常工作。 第三,從系統(tǒng)頻率特性測試的理論出發(fā),研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度,從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法;隨后,又將流水線技術(shù)應(yīng)用于該算法,對該方法進(jìn)行改進(jìn),完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計(jì),并用此方法實(shí)現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎(chǔ)上,以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實(shí)現(xiàn)載體,提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案;以VerilogHDL為設(shè)計(jì)語言,實(shí)現(xiàn)了頻率特性測試儀主要部分的設(shè)計(jì)。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù),而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中,充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關(guān)的概念理論進(jìn)行了介紹,包括DDS原理、流水線技術(shù)等,進(jìn)而提出了系統(tǒng)的總體設(shè)計(jì)方案,包括設(shè)計(jì)工具、語言和實(shí)現(xiàn)載體的選擇,而后,簡要介紹了微處理器電路和外圍電路,最后,較為詳細(xì)地闡述了兩個(gè)主要模塊的設(shè)計(jì),并給出了實(shí)現(xiàn)方式。

    標(biāo)簽: FPGA 頻率特性 測試 儀的研制

    上傳時(shí)間: 2013-06-08

    上傳用戶:xiangwuy

  • G729A語音編解碼算法研究及FPGA實(shí)現(xiàn)

    語音編碼技術(shù)始終是語音研究的熱點(diǎn)。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€(gè)重要環(huán)節(jié),越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實(shí)體聯(lián)合開發(fā)的,國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A,主要降低了計(jì)算的復(fù)雜度以便于實(shí)時(shí)實(shí)現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復(fù)雜度、較低的時(shí)延等優(yōu)點(diǎn),G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢,對G729A語音編碼中的線性預(yù)測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列,F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對語音信號處理及其發(fā)展進(jìn)行介紹,深入討論了G729A語音編解碼技術(shù)。第二,對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究,分析了在QuartusII開發(fā)平臺上進(jìn)行FPGA設(shè)計(jì)的流程。第三,基于FPGA,對G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計(jì),其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個(gè)主要功能模塊,并對其工作過程進(jìn)行了詳細(xì)的分析。第四,針對系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn),設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)系統(tǒng)專用的除法器模塊。最后,在Altera FPGA目標(biāo)芯片EP1S30F780C7上,對LP分析系統(tǒng)進(jìn)行了驗(yàn)證,證明了方案的可行性。

    標(biāo)簽: G729A FPGA 語音編解碼 算法研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:miaochun888

  • H264AVC的CAVLC編碼算法研究及FPGA實(shí)現(xiàn)

    H.264/AVC是國際電信聯(lián)盟與國際標(biāo)準(zhǔn)化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標(biāo)準(zhǔn),簡稱H.264。作為最新的國際視頻編碼標(biāo)準(zhǔn),H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比,性能有了很大的提高,并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應(yīng)可變長編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標(biāo)準(zhǔn)不同,它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率,但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上,確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖,并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì),這些優(yōu)化設(shè)計(jì)包括多參考塊的表格預(yù)測法、快速查找表法、算術(shù)消除法等。最后,用Verilog硬件描述語言對所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述,用EDA軟件對其主要功能模塊進(jìn)行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求,為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。

    標(biāo)簽: CAVLC H264 FPGA 264

    上傳時(shí)間: 2013-06-04

    上傳用戶:libenshu01

  • 基于FPGA實(shí)現(xiàn)雷達(dá)信號處理和圖像顯示

    在船舶交管系統(tǒng)中,雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實(shí)時(shí)性很高,大約要在一個(gè)距離單元的時(shí)間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜,這類處理過程又要求快速,圖像顯示系統(tǒng)要求及時(shí)的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實(shí)現(xiàn)這些算法雖然精度可以達(dá)到,但是實(shí)時(shí)性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實(shí)現(xiàn)。FPGA在數(shù)字信號處理領(lǐng)域有非常廣闊的應(yīng)用前景,以其優(yōu)良的性能在數(shù)字信號處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實(shí)現(xiàn)一些函數(shù)和運(yùn)算。針對以上幾點(diǎn),本文提出了利用CORDIC算法,基于FPGA來實(shí)現(xiàn)雷達(dá)信號處理和圖像顯示的算法研究,用硬件來實(shí)現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對數(shù)等基本函數(shù)和運(yùn)算,把他們設(shè)計(jì)成為可重用的IP core,這樣可以滿足實(shí)時(shí)性和精度的問題。從而在將來的算法研究中方便的調(diào)用,這樣在算法研究中可以節(jié)約大量的時(shí)間,在一定程度上降低研究的難度。 圍繞雷達(dá)信號處理和圖像顯示,本次課題設(shè)計(jì)主要做了如下工作: 1.對CORDIC算法進(jìn)行分析和研究,以及它在雷達(dá)信號處理和圖像顯示中的影響。 2.成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼,在Synplify和Modelsim上做了綜合和仿真。 3.對實(shí)驗(yàn)結(jié)果進(jìn)行精度和速度分析。 4.對雷達(dá)信號處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5.從實(shí)例分析IP core的特點(diǎn),對算法研究的影響和IP core在雷達(dá)信號處理和圖像顯示中的應(yīng)用。 最終在實(shí)踐環(huán)節(jié),成功利用CORDIC算法,在FPGA上實(shí)現(xiàn)可重用的IP core,這些IP core能夠以很高的精度實(shí)現(xiàn)一些基本函數(shù)和運(yùn)算,在雷達(dá)信號處理與圖像顯示中起到很大的作用。

    標(biāo)簽: FPGA 雷達(dá)信號處理 圖像顯示

    上傳時(shí)間: 2013-07-16

    上傳用戶:steele

  • 用FPGA實(shí)現(xiàn)帶硬件浮點(diǎn)運(yùn)算器的8051

    8051系列是至今為止最成功的單片機(jī)之一,在FPGA平臺上研究帶硬件浮點(diǎn)運(yùn)算器的8051是對其在SoC及專用化的方向上的一次邁進(jìn)。文章首先介紹了8051的基本架構(gòu),包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計(jì)8051時(shí)如何劃分模塊,每個(gè)模塊的功能與設(shè)計(jì),同時(shí)也介紹了如何設(shè)計(jì)流水線來加速8051的處理速度。對于浮點(diǎn)運(yùn)算器,文章介紹了IEEE浮點(diǎn)數(shù)的表示方法,包括各種特殊值的表示方法以及作用。在探討浮點(diǎn)運(yùn)算器設(shè)計(jì)的時(shí)候首先是給出了模塊的劃分及其實(shí)現(xiàn)的功能,然后以生動的實(shí)例介紹了加減乘除四種浮點(diǎn)運(yùn)算的算法。在介紹完8051與浮點(diǎn)運(yùn)算器設(shè)計(jì)以后,文章介紹了如何將浮點(diǎn)運(yùn)算器集成到8051上,包括硬件上的數(shù)據(jù)線接口和控制線接口,以及軟件中如何運(yùn)用硬件浮點(diǎn)運(yùn)算器。最后文章給出了此設(shè)計(jì)在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗(yàn)證過程,可以清楚地看到,與KeilC51軟件庫的浮點(diǎn)運(yùn)算相比,加法運(yùn)算從186個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,減法運(yùn)算從200個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,乘法運(yùn)算從241個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,而除法則由原來的¨lO個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,可見硬件浮點(diǎn)運(yùn)算器使8051在運(yùn)算能力上有了質(zhì)的提高。 筆者也在“Google”和“百度”搜索引擎上,以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過,都沒有發(fā)現(xiàn)有類似的設(shè)計(jì),帶硬件浮點(diǎn)運(yùn)算器的8051可謂是一次創(chuàng)新,希望在實(shí)際應(yīng)用中能有用武之地。

    標(biāo)簽: FPGA 8051 硬件 浮點(diǎn)運(yùn)算器

    上傳時(shí)間: 2013-04-24

    上傳用戶:13081287919

  • 三維圖形幾何管線的算法

    近年來,計(jì)算機(jī)圖形學(xué)應(yīng)用越來越廣泛,尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實(shí)感的影像,應(yīng)用于虛擬真實(shí)情況以及多媒體的產(chǎn)品上,且多半是使用低成本的實(shí)時(shí)3D計(jì)算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時(shí),由于圖形簡單,因此可以利用CPU來運(yùn)算,但隨著圖形學(xué)技術(shù)的發(fā)展,所要繪制的圖形越來越復(fù)雜,這時(shí)如果單純依賴CPU來處理,不能達(dá)到實(shí)時(shí)的要求,因此需要專門的硬件來加速圖形處理,GPU(圖形處理單元)因此出現(xiàn)了。不過由于3D圖形加速硬件的復(fù)雜性和短壽命,這極大地提高了對硬件開發(fā)環(huán)境的需要。為了更好的對設(shè)計(jì)進(jìn)行更改和測試,不能僅僅用專門定制的方法來設(shè)計(jì),需要其他的方:硬件描述語言(HDL)和FPGA。 隨著計(jì)算機(jī)繪圖規(guī)模的需要,借助輔助硬件資源,來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現(xiàn)場可編程門陣列(FPGA)開始出現(xiàn)以來,其在可編程硬件領(lǐng)域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個(gè)應(yīng)用領(lǐng)域就是3D圖形渲染,在這個(gè)研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價(jià)、可動態(tài)重新配置的FPGA上實(shí)現(xiàn)復(fù)雜算法來輔助硬件設(shè)計(jì)。本文的設(shè)計(jì)就是通過在FPGA上實(shí)現(xiàn)3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實(shí)現(xiàn)中使用硬件描述語言(Verilog HDL)進(jìn)行邏輯設(shè)計(jì),并發(fā)現(xiàn)問題解決問題。 本文主要特色如下: 1.針對幾何變換換子系統(tǒng),提出一種硬件實(shí)現(xiàn)方案,該方案能對基本的幾何變換如:平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣,隨后進(jìn)行矩陣乘法運(yùn)算,再進(jìn)行投影變換,最后輸出變換座標(biāo)。提出一種脈動陣列結(jié)構(gòu),用于兩個(gè)矩陣的乘法運(yùn)算。找到一種快捷的方法來實(shí)現(xiàn)矩陣相乘,將能大大提高系統(tǒng)的效率。 2.對于3D圖形裁剪,文中描述了一種裁剪引擎,它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實(shí)現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們在Sutherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法,該算法通過去除冗余頂點(diǎn)以提高處理速度,同時(shí)利用編碼來判斷線段可見性的方法使得硬件實(shí)現(xiàn)變得很容易。 3.最后,我們在FPGA上實(shí)現(xiàn)了幾何變換以及三維裁剪,并與C語言的模擬結(jié)果對比發(fā)現(xiàn)結(jié)果正確,且三維裁剪能夠以3M個(gè)三角形/s的速度運(yùn)行,滿足了圖形流水中的實(shí)時(shí)性要求。

    標(biāo)簽: 三維圖形 幾何 算法

    上傳時(shí)間: 2013-04-24

    上傳用戶:yerik

  • 紋理映射算法研究與FPGA實(shí)現(xiàn)

    紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段,處理的是像素,主要的特點(diǎn)是數(shù)據(jù)的吞吐量大,對實(shí)時(shí)系統(tǒng)來說轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素,人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器,并行算法或?qū)S糜布kS著數(shù)字技術(shù)的發(fā)展,尤其是可編程邏輯門陣列(FPGAs)的發(fā)展,提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展,當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法,而在速度上與專用的圖形卡硬件相同。因此,F(xiàn)PGA芯片非常適合這項(xiàng)工作。 本文主要工作包括以下幾個(gè)方面: 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法,改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲方式,減少紋理尋址的計(jì)算量,提高紋理存儲的相關(guān)性。詳細(xì)內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案,該方案針對移動設(shè)備對功耗和面積的要求,以及分辨率不高的特點(diǎn),在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路,及紋理濾波電路的FPGA設(shè)計(jì),并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量,用Wallace對部分積進(jìn)行壓縮;乘累加器采用multiply-add fused算法,對關(guān)鍵路徑進(jìn)行了優(yōu)化;除法器為基于改進(jìn)型泰勒級數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn),查找表尺寸只有208字節(jié),電路為固定時(shí)延,在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。

    標(biāo)簽: FPGA 映射 算法研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:yxvideo

  • 基于FPGA模糊控制器的設(shè)計(jì)

    本文針對目前國內(nèi)外基于FPGA實(shí)現(xiàn)模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術(shù)的發(fā)展,對模糊控制器的設(shè)計(jì)作了有益的探索,并達(dá)到了預(yù)期的實(shí)驗(yàn)效果。文章綜述了模糊控制理論的產(chǎn)生、發(fā)展、應(yīng)用現(xiàn)狀以及今后的發(fā)展方向;介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結(jié)構(gòu);闡述了常規(guī)模糊控制器的設(shè)計(jì)過程。文章介紹了運(yùn)用 VHDL語言進(jìn)行模糊控制器的設(shè)計(jì)過程。對模糊控制過程中隸屬度函數(shù)的存儲采用了分段存儲法,其設(shè)計(jì)方法簡單,提高了運(yùn)算速度和運(yùn)算精度。采用了“最大-最小”函數(shù)法簡化了模糊控制規(guī)則的推理過程。運(yùn)用“倒數(shù)相乘法”實(shí)現(xiàn)除法器的設(shè)計(jì),能夠?qū)崿F(xiàn)任意數(shù)的除法運(yùn)算,且精度較高。并以模糊空調(diào)溫度控制器為例進(jìn)行了理論說明和模糊設(shè)計(jì),并給出了相應(yīng)的VHDL代碼。整體設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平臺上進(jìn)行了邏輯綜合及功能時(shí)序仿真,綜合與仿真的結(jié)果表明,基于FPGA的模糊控制器芯片消耗較少的硬件資源,達(dá)到了較高的設(shè)計(jì)性能,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),通過在 FPGA開發(fā)板上的驗(yàn)證與測試,測試結(jié)果表明,所設(shè)計(jì)的模糊控制器可滿足實(shí)時(shí)模糊控制的要求。關(guān)鍵詞:模糊邏輯 模糊控制器 VHDL FPGA

    標(biāo)簽: FPGA 模糊控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:003030

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
在线亚洲一区| 欧美日本网站| 国内成+人亚洲+欧美+综合在线| 久久精品国产99精品国产亚洲性色| 亚洲狠狠丁香婷婷综合久久久| 国产一区二区主播在线 | 欧美日韩国产精品一卡| 老司机免费视频一区二区三区| 久久精品亚洲一区二区三区浴池| 亚洲欧美国产高清va在线播| 裸体歌舞表演一区二区| 国产亚洲精品高潮| 一本色道久久88综合日韩精品| 欧美与黑人午夜性猛交久久久| 国产精品r级在线| 国内精品久久久久久久影视麻豆| 亚洲综合精品四区| 欧美视频在线观看一区二区| a91a精品视频在线观看| 精品88久久久久88久久久| 亚洲第一区中文99精品| 在线播放亚洲| 亚洲毛片视频| 亚洲一级黄色| 午夜亚洲激情| 久久一日本道色综合久久| 性做久久久久久久免费看| 欧美一区二区啪啪| 久久综合国产精品台湾中文娱乐网| 久久精品一区二区| 欧美插天视频在线播放| 欧美日韩在线一区| 国产一区久久久| 亚洲精品久久久蜜桃| 亚洲三级电影在线观看| 亚洲视频在线免费观看| 久久精品国产综合精品| 欧美激情综合网| 国产一区二区高清视频| 影院欧美亚洲| 一区二区三区视频在线观看| 欧美在线视频一区二区| 麻豆精品精华液| 亚洲一区在线播放| 亚洲欧美三级伦理| 久久天天躁狠狠躁夜夜av| 国产日韩欧美在线看| 中文久久乱码一区二区| 国产精品久久久久久超碰 | 久久综合狠狠综合久久综青草 | 欧美人与禽猛交乱配视频| 亚洲国产日韩欧美在线图片| 欧美成人激情在线| 亚洲国产欧美一区| 欧美日韩一区二区三区视频| 亚洲黑丝在线| 久热精品视频在线免费观看 | 另类专区欧美制服同性| 最新日韩欧美| 欧美视频亚洲视频| 日韩亚洲欧美在线观看| 蜜臀久久久99精品久久久久久| 狠狠久久综合婷婷不卡| 久久精品系列| 国产视频一区在线观看| 久久亚洲综合色| 久久精品亚洲国产奇米99| 亚洲香蕉在线观看| 国产欧美精品一区二区三区介绍| 欧美成人免费在线| 欧美在线免费视屏| aⅴ色国产欧美| 在线观看亚洲精品| 国产三级精品在线不卡| 欧美日韩国产一区二区三区地区| 亚洲欧美国产精品桃花| 在线亚洲免费视频| 亚洲人精品午夜| 亚洲国产一区二区三区青草影视| 国产美女高潮久久白浆| 99riav1国产精品视频| 国产一区视频网站| 欧美激情视频在线播放 | 国产精品五区| 欧美ed2k| 欧美黄色一级视频| 欧美视频不卡| 久久综合久久综合久久综合| 午夜欧美精品久久久久久久| 久久精品亚洲| 狠狠色综合网站久久久久久久| 欧美日韩激情小视频| 老司机亚洲精品| 久久精品一区二区三区四区| 亚洲欧美精品在线观看| 午夜精品一区二区三区四区| 羞羞色国产精品| 欧美成人免费视频| 国产午夜精品一区理论片飘花| 国产精品夫妻自拍| 国内精品国语自产拍在线观看| 亚洲精品黄网在线观看| 欧美一级片在线播放| 久久精品99国产精品| 国产在线精品一区二区夜色| 影音先锋欧美精品| 欧美日韩免费观看一区三区| 亚洲欧美自拍偷拍| 欧美一区二区三区久久精品茉莉花 | 国产精品视频xxx| 国产一区二区精品丝袜| 亚洲福利一区| 久久精品国产2020观看福利| 欧美视频在线观看 亚洲欧| 影音先锋久久| 一二三区精品福利视频| 午夜一区不卡| 欧美日韩视频一区二区三区| 国产一区欧美日韩| 欧美一区=区| 欧美精品成人91久久久久久久| 国产日韩精品视频一区| 日韩午夜视频在线观看| 狼人社综合社区| 国产亚洲一本大道中文在线| 亚洲深夜激情| 欧美视频三区在线播放| 宅男噜噜噜66一区二区 | 亚洲丁香婷深爱综合| 一区二区三区免费在线观看| 久久视频在线看| 国产精品一区=区| 亚洲免费av片| 欧美日韩高清在线观看| 亚洲大片av| 久久伊人亚洲| 国产一区在线观看视频| 亚洲天堂av图片| 欧美日韩精品免费观看视一区二区 | 欧美久久婷婷综合色| 伊人久久成人| 久久综合久久美利坚合众国| 国产欧美一区二区三区在线老狼 | 久久精品人人做人人爽电影蜜月| 国产精品xvideos88| 亚洲视频播放| 国产精品亚洲欧美| 久久av老司机精品网站导航| 韩国成人精品a∨在线观看| 久久手机精品视频| 亚洲免费观看高清完整版在线观看| 欧美 日韩 国产一区二区在线视频 | 国产精品有限公司| 午夜精品久久久| 精品51国产黑色丝袜高跟鞋| 欧美在线影院在线视频| 亚洲国产精品一区制服丝袜| 欧美日本一区二区三区| 午夜在线不卡| 亚洲国产精品电影| 国产精品免费在线| 麻豆精品在线观看| 亚洲一区二区日本| 国产精品成人一区二区三区吃奶| 香蕉精品999视频一区二区 | 国产精品日韩一区二区| 久久久国产一区二区三区| 亚洲啪啪91| 欧美激情第9页| 久久激情视频| 国产欧美一区二区精品性| 久久蜜桃资源一区二区老牛| 在线亚洲欧美专区二区| 亚洲国产激情| 国产一区二区成人久久免费影院| 欧美成人a∨高清免费观看| 亚洲三级电影在线观看| 国产婷婷色一区二区三区在线| 欧美老女人xx| 美乳少妇欧美精品| 久久精品视频播放| 亚洲小说区图片区| 亚洲午夜未删减在线观看| 亚洲精品视频免费观看| 一色屋精品视频在线看| 国外成人在线视频| 好看不卡的中文字幕| 国内精品久久久久久久影视麻豆| 国产日韩欧美精品在线| 国产日韩欧美成人| 国产视频观看一区| 韩国三级电影一区二区| 国内精品久久久| 黑人极品videos精品欧美裸| 国产伦精品一区二区三区视频孕妇 | 亚洲大胆av| 极品av少妇一区二区| 一区二区三区在线免费视频 | 欧美一区二区三区四区在线| 亚洲五月六月|