小黄鸭精品aⅴ导航网站入口,色婷婷亚洲精品,中文字幕第一区二区

集成電路設(shè)計(jì)

集成電路設(shè)計(jì)（Integratedcircuitdesign,ICdesign），亦可稱之為超大規(guī)模集成電路設(shè)計(jì)（VLSIdesign），是指以集成電路、超大規(guī)模集成電路為目標(biāo)的設(shè)計(jì)流程。集成電路設(shè)計(jì)涉及對(duì)電子器件（例如晶體管、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導(dǎo)體襯底材料之上，這些組件通過半導(dǎo)體器件制造工藝（例如光刻等）安置在單一的硅襯底上，從而形成電路。

6套名校模擬集成電路視頻課程合集（完整版）

CMOS模擬集成電路設(shè)計(jì)視頻教程-吳金-東南大學(xué) 加州伯克利分校《高級(jí)模擬集成電路》.rar 武漢理工大學(xué)《集成電路及應(yīng)用》35講_20150726173412.rar CMOS模擬Ic電路視頻講義_20150726205527.rar 武漢理工大學(xué)《集成電路及應(yīng)用》35講.rar CMOS模擬Ic電路視頻講義.rar 上海交通大學(xué) 模擬集成電路設(shè)計(jì) 54講

標(biāo)簽： LabVIEW 教程

上傳時(shí)間： 2013-07-02

上傳用戶：eeworm
三相電動(dòng)機(jī)智能保護(hù)器的研究.rar

該文應(yīng)用集成電路設(shè)計(jì)以及單片機(jī)控制的各種知識(shí),根據(jù)電動(dòng)機(jī)的工作特性對(duì)三相電動(dòng)機(jī)智能保護(hù)器進(jìn)行了比較深入的研究.利用功能強(qiáng)大的單片機(jī)技術(shù),完成智能保護(hù)器的硬件電路設(shè)計(jì),并編制完整的電動(dòng)機(jī)保護(hù)程序,最終實(shí)現(xiàn)過壓、欠壓、過載等多種保護(hù)功能,彌補(bǔ)了傳統(tǒng)保護(hù)器的許多缺陷.這種產(chǎn)品由于功能完善且可靠性高,必定會(huì)給配電控制系統(tǒng)帶來好處,可以帶來巨大的社會(huì)效益,另一方面也能為產(chǎn)品的制造廠家?guī)砜捎^的經(jīng)濟(jì)效益.

標(biāo)簽： 三相電動(dòng)機(jī) 智能保護(hù)器

上傳時(shí)間： 2013-06-03

上傳用戶：123啊
基于FPGA的小型CPU中通信協(xié)議的研究及IPCore的開發(fā).rar

FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設(shè)計(jì)公司開始使用FPGA進(jìn)行系統(tǒng)開發(fā)，因此，PFAG的市場(chǎng)需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進(jìn)，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計(jì)領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場(chǎng)吸引力，因此，本文采用FPGA作為電路設(shè)計(jì)的首選。 @@ 隨著FPGA的開發(fā)技術(shù)日趨簡(jiǎn)單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設(shè)計(jì)語言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計(jì)語言，硬件設(shè)計(jì)語言開始向高級(jí)語言發(fā)展。作為一個(gè)軟件設(shè)計(jì)人員，會(huì)很容易接受面向?qū)ο蟮恼Z言。現(xiàn)在軟件的設(shè)計(jì)中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個(gè)問題，本文在第一章第二節(jié)詳細(xì)介紹了軟硬結(jié)合的開發(fā)優(yōu)勢(shì)。另外，在第一章中還介紹了知識(shí)產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計(jì)與開發(fā)，許多FGPA的開發(fā)公司開始爭(zhēng)奪軟核的開發(fā)市場(chǎng)。 @@ 數(shù)字電路設(shè)計(jì)中最長(zhǎng)遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計(jì)中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進(jìn)行通信，但是由于集成電路資源的問題，不可能所有的外部設(shè)備都要用并行總線進(jìn)行通信，因此其外部通信就需要進(jìn)行串行傳輸。又因?yàn)樾枰B接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個(gè)小型CPU的內(nèi)部構(gòu)造，以及這三個(gè)通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計(jì)開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對(duì)的復(fù)雜。本文由于篇幅的問題，只對(duì)總的開發(fā)流程作了簡(jiǎn)要的介紹，并且將其中最復(fù)雜但是又很重要的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設(shè)計(jì)、時(shí)序的分析、驗(yàn)證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計(jì)作為一個(gè)開發(fā)范例，從協(xié)議功能的研究到最后的驗(yàn)證測(cè)試，將FPGA 的開發(fā)流程與關(guān)鍵技術(shù)等以實(shí)例的方式進(jìn)行了詳細(xì)的論述。在SPI通信協(xié)議的開發(fā)中，不僅對(duì)協(xié)議進(jìn)行了詳細(xì)的功能分析，而且對(duì)架構(gòu)中的每個(gè)模塊的設(shè)計(jì)都進(jìn)行了詳細(xì)的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時(shí)序分析；驗(yàn)證環(huán)境

標(biāo)簽： IPCore FPGA CPU

上傳時(shí)間： 2013-04-24

上傳用戶：vvbvvb123
基于FPGA的電力系統(tǒng)諧波檢測(cè)裝置的研制.rar

隨著社會(huì)的發(fā)展，人們對(duì)電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負(fù)荷大量使用，卻帶來了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運(yùn)行帶來嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測(cè)是諧波研究中重要分支，是解決其它相關(guān)諧波問題的基礎(chǔ)。因此，對(duì)諧波的檢測(cè)和研究，具有重要的理論意義和實(shí)用價(jià)值。目前使用的電力系統(tǒng)諧波檢測(cè)裝置，大多基于微處理器設(shè)計(jì)。微處理器是作為整個(gè)系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點(diǎn)。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計(jì)技術(shù)的發(fā)展，使得設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專用的集成電路成為可能，同時(shí)為諧波檢測(cè)裝置的硬件設(shè)計(jì)提供了一個(gè)新的發(fā)展途徑。本文目標(biāo)就是設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專用集成電路，從而可以實(shí)現(xiàn)對(duì)電力系統(tǒng)諧波的高精度檢測(cè)。采用專用集成電路進(jìn)行諧波檢測(cè)裝置的硬件設(shè)計(jì)，具有體積小，速度快，可靠性高等優(yōu)點(diǎn)，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測(cè)專用集成電路具有很好的應(yīng)用前景。本文首先介紹了國(guó)內(nèi)外現(xiàn)行諧波檢測(cè)標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測(cè)的發(fā)展趨勢(shì)；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測(cè)國(guó)標(biāo)參數(shù)的測(cè)量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計(jì)方案。本文分析了電力系統(tǒng)諧波檢測(cè)專用集成電路的功能模型，對(duì)專用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測(cè)專用集成電路的并行結(jié)構(gòu)。設(shè)計(jì)了基于FPGA的諧波檢測(cè)專用集成電路設(shè)計(jì)和驗(yàn)證的硬件平臺(tái)。配合專用集成電路的電子設(shè)計(jì)自動(dòng)化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。在進(jìn)行FPGA具體設(shè)計(jì)時(shí)，根據(jù)待實(shí)現(xiàn)功能的不同特點(diǎn)，分為用戶邏輯區(qū)域和Nios處理器模塊兩個(gè)部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號(hào)的采樣，并對(duì)采樣得到的數(shù)字量進(jìn)行諧波分析等運(yùn)算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問。Nios處理器對(duì)數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理，得到其各自對(duì)應(yīng)的最終值，并將結(jié)果通過串行通信接口發(fā)送給上位機(jī)。最后，對(duì)設(shè)計(jì)實(shí)體進(jìn)行了整體的編譯、綜合與優(yōu)化工作，并通過邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。在實(shí)驗(yàn)室條件下，對(duì)監(jiān)測(cè)指標(biāo)的運(yùn)算結(jié)果進(jìn)行了實(shí)驗(yàn)測(cè)量，實(shí)驗(yàn)結(jié)果表明該監(jiān)測(cè)裝置滿足了電力系統(tǒng)諧波檢測(cè)的總體要求。

標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測(cè)

上傳時(shí)間： 2013-04-24

上傳用戶：yw14205
基于FPGA的SOC和IPCore驗(yàn)證平臺(tái)

隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標(biāo)準(zhǔn)邏輯門電路等)技術(shù)的迅速發(fā)展，特別是隨著計(jì)算機(jī)技術(shù)的發(fā)展，在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行各業(yè)中，人們利用PC機(jī)的強(qiáng)大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件，開發(fā)出各種測(cè)量?jī)x器(虛擬儀器)，傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成，分立IC愈多，給系統(tǒng)的電路設(shè)計(jì)、調(diào)試及維護(hù)帶來諸多不便。而隨著EDA技術(shù)的飛速發(fā)展，大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運(yùn)而生。這類芯片可以替代幾十甚至上百塊通用IC芯片，而且，因其可用硬件描述語言進(jìn)行芯片設(shè)計(jì)、支持在線編程和在系統(tǒng)編程等優(yōu)點(diǎn)而備受青睞。本課題主要是用FPGA實(shí)現(xiàn)一個(gè)驗(yàn)證平臺(tái)。用于SOC及IPCore的驗(yàn)證。用FPGA系統(tǒng)驗(yàn)證板實(shí)現(xiàn)在實(shí)際硬件環(huán)境中的驗(yàn)證可以彌補(bǔ)ASIC 設(shè)計(jì)流程中仿真的不足, 通過該驗(yàn)證也可以加快ASIC設(shè)計(jì)且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展，然后介紹了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在現(xiàn)代集成電路設(shè)計(jì)領(lǐng)域的一些應(yīng)用。最后，具體設(shè)計(jì)了一塊用設(shè)計(jì)驗(yàn)證的開發(fā)板，并討論了其設(shè)計(jì)結(jié)構(gòu)，流程及驗(yàn)證方法。

標(biāo)簽： IPCore FPGA SOC

上傳時(shí)間： 2013-05-16

上傳用戶：bakdesec
高速FPGA在激光回波檢測(cè)中的應(yīng)用

激光測(cè)距是激光技術(shù)在軍事上最早和最成熟的應(yīng)用，自1961．年美國(guó)休斯飛機(jī)公司研制成功世界上第一臺(tái)激光測(cè)距機(jī)之后，激光測(cè)距技術(shù)發(fā)展迅速。如今，它已經(jīng)被廣泛運(yùn)用于軍用領(lǐng)域和民用領(lǐng)域。為了進(jìn)一步提高我國(guó)激光測(cè)距水平，研制更高性能激光測(cè)距機(jī)依然是我國(guó)國(guó)防科技研究中的重要課題之一。其中，測(cè)距精度是激光測(cè)距機(jī)的一個(gè)重要參數(shù)。而激光測(cè)距機(jī)能否準(zhǔn)確的檢測(cè)激光回波信號(hào)將直接影響測(cè)距精度。脈沖激光測(cè)距系統(tǒng)主要包括激光發(fā)射子系統(tǒng)、激光回波探測(cè)子系統(tǒng)、回波檢測(cè)與主控子系統(tǒng)、終端顯示子系統(tǒng)等組成。其中設(shè)計(jì)高精度激光回波檢測(cè)與主控子系統(tǒng)是實(shí)現(xiàn)高精度激光測(cè)距的核心問題。傳統(tǒng)激光回波檢測(cè)與主控子系統(tǒng)通常采用分立元件和小規(guī)模集成電路設(shè)計(jì)，電路復(fù)雜且精度較低。隨著數(shù)字電路設(shè)計(jì)技術(shù)的發(fā)展，已出現(xiàn)大規(guī)模可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。采用FPGA代替?zhèn)鹘y(tǒng)的分立元件和小規(guī)模集成電路來設(shè)計(jì)激光回波檢測(cè)與主控子系統(tǒng)，不僅提高了回波檢測(cè)精度，同時(shí)簡(jiǎn)化了整個(gè)測(cè)距系統(tǒng)的設(shè)計(jì)。本文研究了將激光回波信號(hào)直接送入FPGA進(jìn)行檢測(cè)的方案。同時(shí)，采用這種方案設(shè)計(jì)了一種激光回波檢測(cè)系統(tǒng)，并把它成功運(yùn)用在一引信項(xiàng)目中。這種方案電路設(shè)計(jì)簡(jiǎn)單，易于實(shí)現(xiàn)。在實(shí)際應(yīng)用中，由于激光回波探測(cè)子系統(tǒng)只是完成由光信號(hào)到電信號(hào)的轉(zhuǎn)換及簡(jiǎn)單放大，理論分析和試驗(yàn)結(jié)果均表明，采用該方案進(jìn)行回波檢測(cè)的精度較低，這種回波檢測(cè)方法也只能應(yīng)用在測(cè)距精度要求低的項(xiàng)目中。為了滿足另一高精度測(cè)距項(xiàng)目的需要，在FPGA直接進(jìn)行激光回波檢測(cè)方案的基礎(chǔ)上，設(shè)計(jì)了一種高精度激光回波檢測(cè)系統(tǒng)。文中介紹了其實(shí)現(xiàn)原理，理論上分析了該系統(tǒng)所能達(dá)到的回波檢測(cè)精度及整機(jī)測(cè)距系統(tǒng)的測(cè)距精度。與第一種方案相比，該方案引入了超高速數(shù)據(jù)采集電路。由于采樣速率高達(dá)lGsps，該方案實(shí)現(xiàn)的難點(diǎn)在于如何保證數(shù)據(jù)采集電路的穩(wěn)定工作。文中從總體方案的設(shè)計(jì)，到器件的選型，硬件電路板的實(shí)現(xiàn)等方面做了詳細(xì)的闡述，最終完成了系統(tǒng)硬件電路設(shè)計(jì)。接著介紹了系統(tǒng)程序設(shè)計(jì)。后面給出了試驗(yàn)測(cè)試結(jié)果，該系統(tǒng)工作穩(wěn)定，性能良好。系統(tǒng)設(shè)計(jì)中引入的超高速數(shù)據(jù)采集電路有著廣泛的應(yīng)用，為其他相關(guān)設(shè)計(jì)提供了參考。最后，對(duì)全文做了工作總結(jié)，并給出了接下來的后續(xù)工作與展望。本文在高速FPGA對(duì)激光回波信號(hào)檢測(cè)方向取得了一定的成果，為進(jìn)一步研究提供了參考價(jià)值。

標(biāo)簽： FPGA 激光回波中的應(yīng)用

上傳時(shí)間： 2013-06-13

上傳用戶：cy1109
基于FPGA的智能卡加密模塊

隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時(shí)，數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個(gè)大隱患。在這個(gè)信息全球化的時(shí)代，病毒、黑客、電子竊聽欺騙、網(wǎng)絡(luò)攻擊都是人們所必須面對(duì)的重大問題。出于這種需要，加密自然吸引了人們的注意力，而傳統(tǒng)的軟件加密技術(shù)已經(jīng)越來越不能滿足信息安全對(duì)運(yùn)算速度和系統(tǒng)安全性的需求，硬件設(shè)施的開發(fā)顯示出其重要性，硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題，對(duì)安全性研究仍是不可放松的一個(gè)重要問題。本文介紹了目前幾種流行加密算法及標(biāo)準(zhǔn)，并對(duì)典型的公鑰密碼標(biāo)準(zhǔn)RSA進(jìn)一步說明。RSA算法可以進(jìn)行數(shù)字簽名、數(shù)據(jù)加/解密，將其應(yīng)用于數(shù)據(jù)安全領(lǐng)域具有很大的意義。針對(duì)于目前硬件加解密相對(duì)于軟件加解密的種種優(yōu)勢(shì)，論文重點(diǎn)研究RSA算法的基于硬件FPGA的設(shè)計(jì)實(shí)現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設(shè)計(jì)的焦點(diǎn)，其速度及成本等都占有一定的優(yōu)勢(shì)。對(duì)RSA算法的FPGA設(shè)計(jì)，論文主要研究?jī)煞矫娴膬?nèi)容：密鑰生成部分中的素?cái)?shù)檢測(cè)問題和加/解密算法中關(guān)鍵瓶頸--大數(shù)模乘及模冪運(yùn)算。并進(jìn)行了軟硬件的仿真、驗(yàn)證與測(cè)試。論文對(duì)RSA設(shè)計(jì)模塊的可應(yīng)用領(lǐng)域之一--智能卡及其安全性做了簡(jiǎn)單的介紹，并對(duì)論文所研究實(shí)現(xiàn)的模塊在其中的應(yīng)用進(jìn)行了說明，從而體現(xiàn)了其實(shí)際應(yīng)用價(jià)值。

標(biāo)簽： FPGA 智能卡加密模塊

上傳時(shí)間： 2013-07-06

上傳用戶：juyuantwo
基于運(yùn)算放大器和模擬集成電路設(shè)計(jì)

研究信號(hào)放大的可以看看

標(biāo)簽： 運(yùn)算放大器模擬集成電路設(shè)計(jì)

上傳時(shí)間： 2013-10-30

上傳用戶：pioneer_lvbo
采用FemtoCharge技術(shù)的高速、高分辨率、低功耗的新一代ADC

先進(jìn)的系統(tǒng)架構(gòu)和集成電路設(shè)計(jì)技術(shù)，使得模數(shù)轉(zhuǎn)換器 (ADC) 制造商得以開發(fā)出更高速率和分辨率，更低功耗的產(chǎn)品。這樣，當(dāng)設(shè)計(jì)下一代的系統(tǒng)時(shí)，ADC設(shè)計(jì)人員已經(jīng)簡(jiǎn)化了很多系統(tǒng)平臺(tái)的開發(fā)。例如，同時(shí)提高ADC采樣率和分辨率可簡(jiǎn)化多載波、多標(biāo)準(zhǔn)軟件無線電系統(tǒng)的設(shè)計(jì)。這些軟件無線電系統(tǒng)需要具有數(shù)字采樣非常寬頻范圍，高動(dòng)態(tài)范圍的信號(hào)的能力，以同步接收遠(yuǎn)、近端發(fā)射機(jī)的多種調(diào)制方式的高頻信號(hào)。同樣，先進(jìn)的雷達(dá)系統(tǒng)也需要提高ADC采樣率和分辨率，以改善靈敏度和精度。在滿足了很多應(yīng)用的具體需求，ADC的主要性能有了很大的提高的同時(shí)，ADC的功耗也有數(shù)量級(jí)的下降，進(jìn)一步簡(jiǎn)化了系統(tǒng)散熱設(shè)計(jì)和更小尺寸產(chǎn)品的設(shè)計(jì)。

標(biāo)簽： FemtoCharge ADC 高分辨率低功耗

上傳時(shí)間： 2013-10-22

上傳用戶：meiguiweishi
拉扎維模擬CMOS集成電路設(shè)計(jì)(前十章全部課件)

拉扎維的前十章課件，初學(xué)者看看

標(biāo)簽： CMOS 模擬 集成電路設(shè)計(jì)

上傳時(shí)間： 2013-11-12

上傳用戶：spman

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频