CCS集成開(kāi)發(fā)環(huán)境
標(biāo)簽： CCS 集成開(kāi)發(fā)環(huán)境
上傳時(shí)間： 2013-07-08
上傳用戶：yuyizhixia
用于FPGA的N+0.5分頻代碼，可以用來(lái)進(jìn)行非整數(shù)分頻！
上傳時(shí)間： 2013-08-06
上傳用戶：weixiao99
基于高速數(shù)字信號(hào)處理器(DSP) 和大規(guī)模現(xiàn)場(chǎng)可編程門(mén)陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實(shí)時(shí)視頻采集、處理和顯示平臺(tái). 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時(shí)序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對(duì)視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過(guò)增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時(shí)間 利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時(shí)序控制精度. 系統(tǒng)軟件由驅(qū)動(dòng)層、管理層和應(yīng)用層組成,使得硬件管理與
標(biāo)簽： FPGA DSP 實(shí)時(shí)視頻 采集
上傳時(shí)間： 2013-08-08
上傳用戶：PresidentHuang
多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20
標(biāo)簽： 18b20 多路 測(cè)溫 顯示系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶：zhangchu0807
盡管頻率合成技術(shù)已經(jīng)經(jīng)歷了大半個(gè)世紀(jì)的發(fā)展史，但直到今天，人們對(duì)\\r\\n它的研究仍然在繼續(xù)。現(xiàn)在，我們可以開(kāi)發(fā)出輸出頻率高達(dá)IG的DDS系統(tǒng)，\\r\\n武漢理工大學(xué)碩士學(xué)位論文\\r\\n已能滿足絕大多數(shù)頻率源的要求，集成DDS產(chǎn)品的信噪比也可達(dá)到75dB以上，\\r\\n已達(dá)到鎖相頻率合成的一般水平。電子技術(shù)的發(fā)展己進(jìn)入數(shù)字時(shí)代，模擬信號(hào)\\r\\n數(shù)字化的方法也是目前一個(gè)熱門(mén)研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領(lǐng)域的應(yīng)用越來(lái)越廣泛。本次設(shè)計(jì)完成了軟件仿真和硬件實(shí)現(xiàn)，對(duì)設(shè)計(jì)原
標(biāo)簽： FPGA 頻率合成 軟硬件設(shè)計(jì)
上傳時(shí)間： 2013-08-21
上傳用戶：asdkin
描述了一個(gè)用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時(shí)恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號(hào)速率,在一片EP1C12Q240C8(ALTERA)上實(shí)現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。\\r\\n
上傳時(shí)間： 2013-08-22
上傳用戶：23333
8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個(gè)區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個(gè)區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問(wèn)整個(gè)128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個(gè)寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標(biāo)簽： 128 FlashRom 8051 KB
上傳時(shí)間： 2013-08-30
上傳用戶：cainaifa
自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式
上傳時(shí)間： 2013-08-31
上傳用戶：dancnc
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語(yǔ)言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
\r\n經(jīng)典的Protel99se入門(mén)教程，孫輝著北京郵電大學(xué)出版社出版
上傳時(shí)間： 2013-09-11
上傳用戶：Yukiseop
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
