在由ARM+DSP組成的嵌入式視頻處理平臺當中，需要將視頻數據從DSP端發送給ARM處理器，以便ARM將視頻數據傳輸到遠端服務器進行處理。提供了一種ARM與DSP雙核之間視頻數據通信的解決方案，并介紹了ARM與DSP之間通過HPI進行連接的硬件電路設計。在HPI接口驅動程序的設計中，基于Linux中斷處理機制定義并實現了一種實用的視頻數據通信協議，從而實現了ARM與DSP雙核之間視頻數據的可靠傳榆。
標簽： ARM DSP 視頻數據 傳輸
上傳時間： 2013-11-09
上傳用戶：xg262122
FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，
標簽： FPGA VHDL ARM EPI
上傳時間： 2013-10-21
上傳用戶：zhyfjj
高性能的數據壓縮可以有效的減少數據對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數據的高壓縮性能問題，本文提出了基于JPEG2000標準的數據壓縮系統的FPGA實現方案。相對于軟件算法實現和其他硬件方法，采用FPGA硬件實現可降低系統復雜度提高性能。最終設計的IP核具有資源占用少，性能良好和便于擴展等優點，能夠滿足通信傳輸和照相設備等應用需求。
標簽： JPEG 2000 FPGA 數據壓縮
上傳時間： 2013-12-17
上傳用戶：cjl42111
QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；
標簽： Quartus RAM IP核 雙端口
上傳時間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設計
標簽： FPGA GPIB 接口 IP核
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
標簽： ISE IP核 工程
上傳時間： 2013-11-18
上傳用戶：peterli123456
ISE_IP核創建教程及DDR3_ip核使用注意事項
標簽： ISE_IP DDR ip 教程
上傳時間： 2013-11-11
上傳用戶：lmeeworm
《基于Xilinx FPGA的OFDM通信系統基帶設計》附帶的代碼
標簽： Xilinx FPGA OFDM 通信系統
上傳時間： 2014-01-10
上傳用戶：15501536189
NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。
標簽： NiosII 軟核處理器 步進電機 接口設計
上傳用戶：jiwy
以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
標簽： FPGA DDS IP核 設計方案
上傳時間： 2013-11-06
上傳用戶：songkun
蟲蟲下載站版權所有 京ICP備2021023401號-1
